连接指南
4.3连接指南
未使用的输出引脚可以被断开，并且未使用的输入引脚应连接到所述非活性值，通过
电阻
V
DDH
or
GND
，但以下情况除外：
如果DSI不使用（ DDR [ DSIDIS ]设置） ，
HCS
和
HBCS
必须拉升和DSI信号的其余全部
可以是断开的。
当DSI使用同步模式，
HTA
必须上拉。在异步模式下，
HTA
应拉
向上或向下移动，这取决于设计要求。
如果DSI在大端模式下，也可以断开连接，如果DSI是小端模式，
DCR [ DSRFA ]位被置位。
HDST
当DSI处于64位数据总线模式和DCR [ BEM ]被清除，拉起
HWBS[1–3]
/
HDBS[1–3]
/
HWBE[1–3]
/
HDBE[1–3]
和
HWBS[4–7]
/
HDBS[4–7]
/
HWBE[4–7]
/
HDBE[4–7]
/
PWE[4–7]
/
PSDDQM[4–7]
/
PBS[4–7]
.
当DSI是在32位数据总线模式和DCR [ BEM ]被清零，
HWBS[1–3]
/
HDBS[1–3]
/
HWBE[1–3]
/
HDBE[1–3]
必须上拉。
当DSI是在异步模式下，
HBRST
和
HCLKIN
要么被断开或拉起。
下列信号必须上拉：
HRESET
,
SRESET
,
ARTRY
,
TA
,
茶
,
PSDVAL
和
AACK
.
在单主机模式（ BCR [ EBM ] = 0 ）与内部仲裁（ PPC_ACR [ EARB ] = 0 ） ：
—
BG
,
DBG
和
TS
可以悬空。
—
EXT_BG[2–3]
,
EXT_DBG[2–3]
和
GBL
可以悬空当它们被多路复用到系统总线
功能。对于任何其他的功能，连接基于所述复用功能的信号线。
—
BR
必须上拉。
—
EXT_BR[2–3]
必须上拉，如果复用至系统总线的功能。
如果有一个外部总线主机（BCR [ EBM ] = 1） ：
—
BR
,
BG
,
DBG
和
TS
必须上拉。
—
EXT_BR[2–3]
,
EXT_BG[2–3]
和
EXT_DBG[2–3]
必须上拉，如果多路传输到系统总线
功能。
在单主机模式下，
ABB
和
DBB
可以选择作为
IRQ
输入端和连接到所述非活性值。在
其他模式下，它们必须被拉高。
注意：
MSC8122的不支持DLL功能的模式。在随后的两个时钟方案，保证了
DLL被禁用（即，在硬的DLLDIS位复位配置字设置） 。
如果没有系统同步是必需的（例如，该设计不使用SDRAM） ，则可以使用任何
可用的时钟模式。
在
CLKIN
同步模式下，使用下面的连接：
- 通过缓冲器来连接所述振荡器输出
CLKIN
.
- 连接
在CLKIN
缓冲器输出到从设备（例如， SDRAM）确保该延迟
时钟缓冲器到MSC8122与SDRAM之间的路径是相等的（即，具有歪斜小于100
PS） 。
- 在这个方案中有效的时钟模式为： 0 ， 7 ， 15 ， 19 ， 21 ， 23 ， 28 ， 29 ， 30 ，和31 。
MSC8122技术资料，启示录13
飞思卡尔半导体公司
4-3
