初步的技术数据
操作控制
内部采样率
内部采样率定义数据输出频率变量
被更新时，独立的速率在它们被读出的
在SPI端口。该SMPL_PRD寄存器控制ADIS16251
内部采样率，并有两部分：一个可选择的时基和
事半功倍。采样时间段可以使用计算
下面的等式：
T
=
时基
=
增量设置
B
S
T
=
采样周期
S
T
=
T
×
N
+
1
S
B
S
ADIS16251
完成这个睡眠期后， ADIS16251返回
正常操作。如果测量所需的睡眠之前
期结束后， ADIS16251可以通过将被唤醒
CS线在零逻辑状态。否则， CS线必须是
保持较高的保持睡眠模式。
表17. SLP_CNT寄存器定义
地址
0x3B ， 0x3A的
1
规模
1
0.5sec
默认
0x0000
格式
二进制
ACCESS
读/写
比例是每LSB的重量。
(
)
表18. SLP_CNT位功能
位
15:8
7:0
描述
未使用
数据位
默认值是每秒最大256个样本，并
该寄存器的内容是非易失性的。
表15. SMPL_PRD寄存器定义
地址
0x37, 0x36
默认
0x0001
格式
不适用
ACCESS
读/写
模拟带宽
在ADIS16251的模拟带宽为52赫兹。这
带宽可以通过将一个外部电容器来减小
在整个速度和FILT引脚。在此情况下，模拟
带宽可以使用以下公式来计算：
f
OUT
= 1/(2 × π × (C
OUT
+ 0.068 μF))
R
OUT
= 45.22
kΩ
C
OUT
=外部电容
表16. SMPL_PRD位说明
位
15:8
7
6:0
描述
未使用
时间基准， 0 = 1.953毫秒， 1 = 60.54毫秒
倍增器
下面是一个例子计算的采样周期
ADIS16251.
如果SMPL
_
珠三角
=
0
x
0007,
B
7
=
0
T
B
=
1.953
ms
T
S
=
T
B
×
(
N
S
+
1
)
=
1.953
ms
×
(7
+
1)
=
15.624
ms
f
S
=
1
=
64
SPS
T
S
B
6...
B
0
=
0000111
N
S
=
7
B
7
B
0
=
00000111
数字滤波
在ADIS16251 GYRO_OUT信号路径具有标称模拟
带宽为52赫兹。该ADIS16251提供了巴特利特窗
FIR滤波器对所有的输出数据的额外的降噪
寄存器。在SENS / AVG寄存器存储水龙头的数量
此过滤器中7的两步尺寸的功率（即-2
M
= 1, 2, 4, 16,
32，64和128）。过滤器安装需要一个简单的步骤：写
适当的M因子定义位在SENS / AVG
注册。的位分配示于表20.以下
方程提供了该滤波器的频率响应的关系。
2
H
B
(
f
)
=
H
A
(
f
)
H
A
(
f
)
=
采样率设置对SPI数据传输速率有直接影响
能力。对于64 SPS的采样率以上， SPI SCLK
可以在一个速率高达2.5兆赫运行。对于低于64 SPS的采样率，
在SPI SCLK可以在速率高达1 MHz的运行。
将采样率设置也会影响功耗。
当采样率设置为低于64 SPS ，功耗
减少了60％的因子。的两种不同的模式
操作提供了性能之间的系统级权衡
（采样率，串行传输速率）和功耗。
罪
(
π
×
N
×
f
×
t
s
)
N
×
罪
(
π
×
f
×
t
s
)
N=2
N=4
0
–20
N = 16
–40
电源管理
除了提供两种不同的表现模式
功率优化， ADIS16251提供一个可编程
关闭期间。编写适当的睡眠时间到
SLP_CNT注册关闭的装置倒在指定的时间。
下面的例子提供了这样的一个例证
关系：
B7
…
B0
= 00000110
睡眠周期= 3秒
量（dB ）
–60
–80
–100
–120
07060-009
N = 128
–140
–160
0.001
0.01
0.1
1
频率（f / FS ）
图17.巴特利特窗FIR频率响应
牧师PRA |第15页20
