位置：首页 > IC型号导航 > 首字符N型号页 > 首字符N的型号第169页 > NT256D64S8HA0G > NT256D64S8HA0G PDF资料 > NT256D64S8HA0G PDF资料3第12页
NT256D64S8HA0G
256MB ： 32M ×64
PC2100 / PC1600无缓冲DIMM
串行存在检测
基于16Mx8 ， 4Banks ， 4K刷新， 2.5V的DDR SDRAM与SPD 32Mx64 SDRAM DIMM
字节
0
1
2
3
4
5
6.
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36-61
62
63
64-71
72
73-90
91-92
93-94
95-98
1.
2.
描述
-7K
串行PD字节生产过程中写入的数
总字节数串行PD设备
基本内存类型
行数在大会地址
在大会列地址数
DIMM银行数量
大会数据宽度
大会数据宽度（续“
)
本届大会的电压电平接口
在CL = 2.5 SDRAM的设备周期时间
SDRAM设备访问时间从时钟在CL = 2.5
DIMM配置类型
刷新率/类型
主SDRAM宽度
错误检查SDRAM器件的宽度
SDRAM的设备属性：
最小时钟延时，随机接入列
SDRAM器件的属性：突发长度支持
SDRAM的设备属性：设备银行数目
SDRAM器件的属性：
CAS
潜伏期
SDRAM器件的属性：
CS
潜伏期
SDRAM的设备属性： WE延迟
SDRAM模块属性
SDRAM的设备属性：一般
最小时钟周期在CL = 2
最大数据存取时间从时钟在CL = 2
最小时钟周期时间在CL = 1
最大数据存取时间从时钟在CL = 1
最小行预充电时间（t
RP
)
最小行主动向行活动延迟（T
RRD
)
最低RAS到CAS的延迟（T
RCD
)
最低RAS脉冲宽度（T
RAS
)
模块库密度
地址和命令设置时间时钟前
地址和命令保持时间后，时钟
之前的数据输入建立时间时钟
数据输入保持时间后，时钟
版权所有
SPD修订
校验和数据
制造商JEDED ID码
s
模块制造地点
模块部件号
模块版本代码
模块制造数据
模块序列号
不适用
0B
不适用
不适用
不适用
年/星期代码
编号
未定义
不适用
00
0
0.9ns
0.9ns
0.5ns
0.5ns
20ns
15ns
20ns
45ns
2, 2.5
7ns
0.75ns
SPD项值
-75B
128
256
DDR SDRAM
12
10
2
X64
X64
SSTL 2.5V
7.5ns
0.75ns
非奇偶校验
值为15.6μs / SR
X8
不适用
1时钟
2,4,8
4
2, 2.5
0
1
差分时钟
+/- 0.2V电压容差
7.5ns
10ns
不适用
不适用
20ns
15ns
20ns
45ns
128MB
0.9ns
0.9ns
0.5ns
0.5ns
未定义
0
0
00
6D
1.1ns
1.1ns
0.6ns
0.6ns
90
90
50
50
20ns
15ns
20ns
50ns
50
3C
50
2D
10ns
± 0.8ns
75
75
± 0.75ns ± 0.75ns
2, 2.5
0C
8ns
0.8ns
70
75
-8B
PD串行数据输入
（十六进制）
-7K
-75
80
08
07
0C
0A
02
40
00
04
75
75
00
80
08
00
01
0E
04
0C
01
02
20
00
A0
75
00
00
50
3C
50
2D
20
90
90
50
50
00
00
9D
00
00
00
YY / WW
00
00
1,2
00
00
23
B0
B0
60
60
50
3C
50
32
A0
80
0C
80
80
-8B
记
7F7F7F0B00000000
99-255保留
YY =二进制编码的十进制年份代码， 0-99 （十进制） ， 00-63 （十六进制）
WW =二进制编码的十进制年份代码， 01-52 （十进制） ， 01-34 （十六进制）
初步
12
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
