位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2861页 > MC33780EG/R2 > MC33780EG/R2 PDF资料 > MC33780EG/R2 PDF资料1第24页
功能性器件操作
逻辑命令和寄存器
异步复位/
ACTION （ S） ;
状态转换发生
ON XXX CLK的POS EDGE
空闲
STATE_1
同步状态/
ACTION （ S） ;
图19.状态图符号
图20中的
描述SPI传输如何导致传输
FIFO推操作或传输中止行动。状态
在这种状态机是同步的上涨
SPI时钟（ SCLK ）的边缘。初始状态下， SPI_IDLE ，是
进入异步每当内部复位变得
主动或SPI片选（
CS
）输入撤除。上
进入空闲状态时， SPI_WRITE信号被去激活
和SPI位计数器被设置为7 （它会倒计时的位
接收） 。
当
CS
变为低电平（有效）时，第一SPI传输将
一命令字节和第一位指示一个写或读
命令。该SPI_WRITE信号发生在这个价值
第一位和状态机进入SPI_CMD_XFER
状态，其中该命令字节的其余位
收到。该命令的最后5位中设定的初始
寄存器指针的值。后命令字节为
完成后，该状态机前进到SPI_BURST
国家，这仍然有效，直到
CS
变高（或
MC33780被复位） 。
在SPI_BURST状态，新的SPI字符读
由，或写入到和读取发自， MC33780寄存器。如果
控制寄存器（或CRC多项式， CRC种子， CRC长度，
或扩频控制）写入，异常中断请求
生成将立即停止任何DBUS转移了
正在进行中（参照DBUS传送状态图）。如果
数据寄存器的低字节写入，发送FIFO推
生成操作（见发送FIFO状态图） 。如果
数据寄存器低字节访问（读或写）和
有在接收FIFO中的至少一个条目，一个接收FIFO
生成弹出操作。
当在既有R_FIFO_PUSH一个DBUS转移的结果
和一个X_FIFO_POP ，所述R_FIFO_PUSH首先执行
为了避免发送FIFO从得到的可能性
领先的接收FIFO 。
状态转换发生
在SCLK的POS EDGE
RSTB ACTIVE或CSB未启用/
SPI_WRITE = 0;
SPI_BIT_PTR = 7 ;
SPI_IDLE
CSB ACTIVE /
SPI_WRITE = MOSI ;
SPI_CMD_XFER
LAST_SPI_BIT /
SPI_BIT_PTR = SPI_BIT_PTR - 1;
LAST_SPI_BIT /
SPI_BIT_PTR = 7 ;
INIT_REG_PTR从CMD BITS [4 ：0]的
LAST_SPI_BIT /
SPI_BURST
LAST_SPI_BIT /
SPI_BIT_PTR = SPI_BIT_PTR - 1;
SPI_BIT_PTR = 7 ;
REG_PTR = REG_PTR +1 （轧到0 21后） ;
如果SPI_WRITE & REG_PTR = CTRL或聚或种子或长度或SSCTRL然后终止;
如果SPI_WRITE & REG_PTR = DATA_L然后X_FIFO_PUSH ;
如果R_FIFO_NOT_EMPTY & REG_PTR = DATA_L然后R_FIFO_POP ;
SPI传输图20.状态图
33780
24
模拟集成电路设备数据
飞思卡尔半导体公司
