第
4
章例外処理
4.1
概要
....................................................................................................................................... 109
4.1.1
4.1.2
4.1.3
4.2
例外処理の種類と優先度
........................................................................ 109
例外処理の動½......................................................................................
110
例外処理要因とベクタテーブル
.............................................................. 110
リセット.................................................................................................................................
112
4.2.1
4.2.2
4.2.3
概要
...................................................................................................... 112
リセットシーケンス
............................................................................... 112
リセット直後の割込み............................................................................
114
4.3
4.4
4.5
4.6
割込み
.................................................................................................................................... 115
トラップ½令
.......................................................................................................................... 116
例外処理後のスタックの状態...................................................................................................
117
スタック½用上の注意.............................................................................................................
118
第
5
章割込みコントローラ
5.1
概要
....................................................................................................................................... 121
5.1.1
5.1.2
5.1.3
5.1.4
5.2
特長
...................................................................................................... 121
ブロック図
............................................................................................ 122
端子構成................................................................................................
122
レジスタ構成
......................................................................................... 123
各レジスタの説明
................................................................................................................... 124
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
5.2.7
5.2.8
5.2.9
システムコントロールレジスタ（ SYSCR ）
............................................. 124
インタラプトコントロールレジスタ
A~C （ ICRA~ICRC ） ..................... 125
IRQ
イネーブルレジスタ（ IER ） ............................................. ................
126
IRQ
センスコントロールレジスタ
H，L （ ISCRH ， ISCRL ） ...................... 127
IRQ
ステータスレジスタ（ ISR ） ............................................. ................
128
キーボードマトリクス割込みマスクレジスタ（ KMIMR ）
........................ 130
キーボードマトリクス割込みマスクレジスタ（ KMIMRA ） ......................
130
アドレスブレークコントロールレジスタ（ ABRKCR ） .............................
132
ブレークアドレスレジスタ
A， B，C （巴拉，倒钩BARC ） .............. 133
5.3
割込み要因
............................................................................................................................. 134
5.3.1
5.3.2
5.3.3
外部割込み
............................................................................................ 134
内部割込み
............................................................................................ 136
割込み例外処理ベクタテーブル
.............................................................. 137
5.4
アドレスブレーク
................................................................................................................... 139
5.4.1
5.4.2
特長
...................................................................................................... 139
ブロック図
............................................................................................ 139
