目次

第

1

章概要

1.1

1.2

1.3

概要

...........................................................................................................................................3

内部ブロック図...........................................................................................................................8

端子説明...................................................................................................................................

11

1.3.1

1.3.2

1.3.3

ピン配½図

.............................................................................................. 11

動½モード別端子機½一覧

....................................................................... 14

端子機½..................................................................................................

26

第

2

章CPU

2.1

概要

......................................................................................................................................... 35

2.1.1

2.1.2

2.1.3

2.1.4

2.2

2.3

2.4

特長

........................................................................................................ 35

H8S / 2600 CPU

と

H8S / 2000 CPU

との相違点................................................

36

H8 / 300 CPU

との相違点.............................................................................

37

H8 / 300H CPU

との相違点

.......................................................................... 37

中央处理器

動½モード

........................................................................................................................ 38

アドレス空間

............................................................................................................................ 43

レジスタ構成

............................................................................................................................ 44

2.4.1

2.4.2

2.4.3

2.4.4

概要

........................................................................................................ 44

汎用レジスタ

........................................................................................... 45

コントロールレジスタ..............................................................................

46

中央处理器

内部レジスタの初期値.......................................................................

48

2.5

データ構成

............................................................................................................................... 49

2.5.1

2.5.2

汎用レジスタのデータ構成

....................................................................... 49

メモリ上でのデータ構成

.......................................................................... 51

2.6

½令セット

............................................................................................................................... 52

2.6.1

2.6.2

概要

........................................................................................................ 52

½令とアドレッシングモードの組み合わせ................................................

54