K4S560832C
引脚配置
（ TOP VIEW ）
V
DD
DQ0
V
DDQ
N.C
DQ1
V
SSQ
N.C
DQ2
V
DDQ
N.C
DQ3
V
SSQ
N.C
V
DD
N.C
WE
CAS
RAS
CS
BA0
BA1
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ7
V
SSQ
N.C
DQ6
V
DDQ
N.C
DQ5
V
SSQ
N.C
DQ4
V
DDQ
N.C
V
SS
N.C / RFU
DQM
CLK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
V
SS
CMOS SDRAM
54Pin TSOP （II）的
（ 400mil X 875mil ）
（0.8毫米针距）
引脚功能说明
针
CLK
CS
名字
系统时钟
芯片选择
输入功能
活跃在正边沿采样所有输入。
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK ， CKE和DQM
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用的至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA
0
RA
12
，列地址： CA
0
CA
9
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存器与RAS低CLK的正边沿行地址。
让行存取&预充电。
闩锁与中科院低CLK的正边沿列地址。
启用列的访问。
允许写操作和行预充电。
锁存来自中科院，我们开始积极的数据。
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲隔离电源和接地，以提供改进的噪音
免疫力。
该引脚建议留在设备上的连接。
CKE
时钟使能
A
0
~ A
12
BA
0
BA
1
RAS
CAS
WE
DQM
DQ
0
~
7
V
DD
/V
SS
V
DDQ
/V
SSQ
N.C / RFU
地址
银行选择地址
行地址选通
列地址选通
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
/保留为将来使用
REV 。 2001年九月0.1
