K4S560832C
8M X 8位×4银行同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS循环地址重点项目
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有输入进行采样，该系统的正向边沿
时钟。
突发读取单个位的写操作
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 8K循环）
产品型号
K4S560832C-TC/L7C
K4S560832C-TC/L75
K4S560832C-TC/L1H
K4S560832C-TC/L1L
CMOS SDRAM
概述
该K4S560832C是268435456位同步的高数据速率
由8位组织成4× 8392608字动态RAM ， fabri-
cated与三星的高性能CMOS技术。同步
异步的设计允许与使用精确的周期控制
系统时钟的I / O事务处理可在每个时钟周期。
工作频率，可编程突发长度范围
可编程延迟允许在同一个设备是一个有用
各种高带宽，高性能的存储系统，应用程序
阳离子。
订购信息
最大频率。
133MHz(CL=2)
133MHz(CL=3)
100MHz(CL=2)
100MHz(CL=3)
LVTTL
54pin
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
8M ×8
8M ×8
8M ×8
8M ×8
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
DQM
*三星电子保留随时更改产品或规格，恕不另行通知。
REV 。 2001年九月0.1
