FLEX 10K嵌入式可编程逻辑系列数据手册
通过结合多个EABS创建的内存更大的块。为
例如， 2 256
×
8 RAM块可以被组合以形成
256
×
16 RAM块; 2 512
×
RAM的4个块可以被组合以形成
a 512
×
8 RAM块。看
网络连接gure 3 。
图结合EABS的3个。
256
×
16
256
×
8
512
× 4
512
×
8
256
×
8
512
× 4
如果需要的话，在一个设备中的所有EABS可以级联，以形成一个单一的RAM
块。 EABS可以级联，形成长达2048字的RAM块
在不影响时序。 Altera公司的MAX + PLUS II软件自动
结合EABS ，以满足设计师的内存规格。
EABS提供灵活的选项，用于驱动和控制时钟信号。
不同的时钟可以用于EAB的输入和输出。寄存器可以
可以独立于数据的输入， EAB的输出，或者在地址插
和
WE
输入。全球信号和EAB局部互连可以驱动
该
WE
信号。全球信号，专用时钟引脚， EAB地方
互连可以驱动EAB时钟信号。由于莱斯驱动
EAB局部互连，莱斯可以控制
WE
信号或EAB时钟
信号。
每个EAB由行互连喂养，可以驱除行和
列互连。每个EAB输出可以驱动多达两排通道
和两个列通道;未使用的行信道可以通过驱动
其他的LE 。此功能增加了可用于EAB的布线资源
输出。看
图4中。
Altera公司。
11
