FLEX 10K嵌入式可编程逻辑系列数据手册
每个LAB提供了可编程的反转四个控制信号
可以在所有8个LE使用。两个这些信号可以被用作
钟;其他两个可用于清晰/预置控制。劳顾会的时钟
可以通过专用的时钟输入管脚来驱动，全局信号， I / O的
信号或内部信号通过LAB局部互连。劳顾会预设
和清晰的控制信号可以由全局信号来驱动， I / O信号，
或者通过LAB局部互连的内部信号。全局控制
信号通常用于全局时钟，清除或由于预置信号
他们提供了与整个装置非常低偏斜异步控制。
如果逻辑上需要一个控制信号，它可以在一个或多个来产生
的LE任何LAB和驱动到目标LAB的局部互连。
此外，全局控制信号可以从LE的输出来生成的。
逻辑元件
乐在FLEX 10K架构逻辑的最小单元，具有
紧凑的尺寸，提供高效的逻辑利用率。每个LE包含一个
4输入LUT ，这是一个函数发生器，它可迅速地计算
四个变量的任何功能。此外，每个LE包含一个
可编程触发器具有同步使能，一个进位链，和一
级联链。每个LE驱动两个本地和FastTrack网络
互连。看
图6 。
图6. FLEX 10K逻辑单元
送修
级联式
注册绕道
可编程
注册
data1
data2
data3
data4
查询
表
（ LUT）的
携带
链
级联
链
PRN
D
Q
ENA
CLRN
为了迅速完成
互联
以LAB本地
互联
labctrl1
labctrl2
片宽
RESET
清除/
预设
逻辑
时钟
SELECT
labctrl3
labctrl4
进位
级联输出
14
Altera公司。
