电气规格
5.8.2同步突发SRAM （ SBSRAM ）时序
表5-9和表5-10假设检验在推荐工作条件下（见图5-6和
图5-7 ） 。
表5-9 。同步突发SRAM周期的时序要求
号
SB7
SB8
t
SU（ DV- CLKMEMH ）
t
H（ CLKMEMH - DV ）
建立时间， CLKMEM高之前读取数据有效
保持时间， CLKMEM高后读取数据有效
VC5510-160
VC5510-200
民
5
2
最大
ns
ns
单位
表5-10 。同步突发SRAM循环开关特性
号
SB1
SB2
SB3
SB4
SB5
SB6
SB9
SB10
SB11
SB12
SB13
SB14
SB15
SB16
t
D（ CLKMEMH - CEL ）
t
D（ CLKMEMH - CEH ）
t
D（ CLKMEMH - BEV ）
t
D（ CLKMEMH - BEIV ）
t
D（ CLKMEMH -AV ）
t
D（ CLKMEMH - AIV ）
t
D（ CLKMEMH - ADSL ）
t
D（ CLKMEMH - ADSH ）
t
D（ CLKMEMH - OEL ）
t
D（ CLKMEMH - OEH ）
t
D（ CLKMEMH - DV ）
t
D（ CLKMEMH - DIV ）
t
D（ CLKMEMH - WEL ）
t
D（ CLKMEMH - WEH ）
参数
延迟时间， CLKMEM高到低CEX
延迟时间， CLKMEM高CEX高
延迟时间， CLKMEM高BEX有效
延迟时间， CLKMEM高BEX无效
延迟时间， CLKMEM高到地址有效
延迟时间， CLKMEM高到地址无效
延迟时间， CLKMEM高到低SSADS
延迟时间， CLKMEM高SSADS高
延迟时间， CLKMEM高到低SSOE
延迟时间， CLKMEM高SSOE高
延迟时间， CLKMEM高到数据有效
延迟时间， CLKMEM高到数据无效
延迟时间， CLKMEM高到低SSWE
延迟时间， CLKMEM高SSWE高
VC5510-160
VC5510-200
民
3
3
3
3
3
3
3
3
3
3
3
3
3
3
最大
6
6
6
6
6
6
6
6
6
6
6
6
6
6
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
2000年6月 - 修订2004年7月
SPRS076J
59
