R
QPro的Virtex 2.5V QML高可靠性的FPGA
CLB算术开关特性
明确未列出的设置时间可以通过使设置时间调整减小组合的延迟来近似
列出。由定时分析仪提供了精确的值。
速度等级
-4
符号
组合延误
描述
民
最大
单位
T
OPX
T
OPXB
T
OPY
T
OPYB
T
OPCYF
T
OPGY
T
OPGYB
T
OPCYG
T
BXCY
T
CINX
T
CINXB
T
CINY
T
CINYB
T
BYP
乘法器操作
通过XOR F操作输入X
F操作数输入到输出的XB
通过XOR F操作数输入为Y
F操作数输入到输出的YB
F操作数输入到输出COUT
通过XOR摹操作数输入为Y
摹操作数输入到输出的YB
摹操作数输入到输出COUT
BX初始化输入到COUT
CIN输入通过XOR X输出
CIN输入XB
CIN输入为Y通过XOR
CIN输入到YB
CIN输入到输出COUT
-
-
-
-
-
-
-
-
-
-
-
-
-
-
1.0
1.4
2.0
2.0
1.5
1.2
2.1
1.6
1.1
0.6
0.1
0.6
0.6
0.2
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
T
FANDXB
T
FANDYB
T
FANDCY
T
GANDYB
T
GANDCY
T
CCKX
/T
CKCX
T
CCKY
/T
CKCY
通过F1 / 2操作输入XB输出和
F1 / 2操作输入，通过YB和输出
F1 / 2操作输入，通过COUT和输出
G1 / 2操作输入，通过YB和输出
G1 / 2操作输入，通过COUT和输出
-
-
-
-
-
0.5
1.1
0.6
0.7
0.2
ns
ns
ns
ns
ns
设置和之前的时钟CLK后/保持时间
建立时间/保持时间
CIN输入到FFX
CIN输入FFY
1.3 / 0
1.4 / 0
-
-
ns
ns
注意事项：
1.一个“0 ”时间在列表中表示没有时间或负的时间。负值不能保证“最佳情况”的，但如果
一个“0”被列出，没有积极的保持时间。
DS002 （ V1.5 ） 2001年12月5日
初步产品规格
www.xilinx.com
1-800-255-7778
11
