QPro的Virtex 2.5V QML高可靠性的FPGA
R
CLB开关特性
延迟起始于F / G输入略有不同，根据所使用的输入。下面列出的值是最坏的情况。精确
由时序分析器提供的值。
速度等级
-4
符号
组合延误
描述
民
最大
单位
T
国际劳工组织
T
IF5
T
IF5X
T
IF6Y
T
F5INY
T
IFNCTL
T
BYYB
时序延迟
4 ，输入功能： F / G输入X / Y输出
5 ，输入功能： F / G输入到输出的F5
5 ，输入功能： F / G输入X输出
6输入功能：通过F6 MUX F / G输入Y输出
6输入功能： F5IN输入到Y输出
增加的延迟，通过透明锁存器路由到XQ / YQ输出
BY输入到输出的YB
-
-
-
-
-
-
-
0.8
0.9
1.0
1.2
0.5
0.8
0.7
ns
ns
ns
ns
ns
ns
ns
T
CKO
T
CKLO
T
ICK
/T
长江基建
T
IF5CK
/T
CKIF5
T
F5INCK
/T
CKF5IN
T
IF6CK
/T
CKIF6
T
DICK
/T
CKDI
T
CECK
/T
CKCE
T
RCK
T
CKR
时钟CLK
FF的时钟CLK到XQ / YQ输出
锁存时钟CLK到XQ / YQ输出
-
-
1.4
1.6
ns
ns
设置和之前的时钟CLK后/保持时间
建立时间/保持时间
4 ，输入功能： F / G输入
5-输入函数： F / G的输入
6输入功能：输入F5IN
6输入功能：通过F6 MUX F / G输入
BX / BY输入
CE输入
SR / BY输入（同步）
1.5 / 0
1.7 / 0
1.2 / 0
1.9 / 0
0.8 / 0
1.0 / 0
0.9 / 0
-
-
-
-
-
-
-
ns
ns
ns
ns
ns
ns
ns
T
CH
T
CL
置位/复位
最小脉冲宽度，高
最小脉冲宽度，低
2.0
2.0
-
-
ns
ns
T
乡郊小工程
T
RQ
T
IOGSRQ
最小脉冲宽度， SR / BY输入
延迟从SR / BY输入XQ / YQ输出（异步）
从GSR延迟XQ / YQ输出
3.3
-
-
-
1.4
12.5
ns
ns
ns
注意事项：
1.一个“0 ”时间在列表中表示没有时间或负的时间。负值不能保证“最好的情况” ，但
如果一个“0”被列出，没有积极的保持时间。
10
www.xilinx.com
1-800-255-7778
DS002 （ V1.5 ） 2001年12月5日
初步产品规格
