K4S641632C
设备操作（续）
模式寄存器设置（ MRS）
模式寄存器中存储的数据，用于控制的各种
SDRAM的工作模式。该计划的CAS延迟，突发
型，突发长度，测试模式以及各种特定于供应商的选择
使SDRAM的可用于各种不同的应用。该
模式寄存器的缺省值没有被定义，因此该
模式寄存器必须写上电后操作
SDRAM 。该模式寄存器写的是主张低CS ，
RAS ， CAS和我们（ SDRAM应与主动模式
CKE已经很高写入模式寄存器前） 。状态
地址引脚
0
~ A
11
和BA
0
BA
1
在相同的周期的CS ，
RAS ， CAS和WE变为低电平是写在模式中的数据
注册。两个时钟周期中完成的写入所需的
模式寄存器。的模式寄存器的内容可以改变的
在使用相同的命令和时钟周期的要求
操作，只要所有银行在空闲状态。模式
寄存器被分成各种领域取决于领域
功能。突发长度字段使用
0
~ A
2
，突发类型用途
A
3
， CAS延迟（读列地址的延迟）使用
4
~
A
6
，供应商特定选项或测试模式中使用的
7
~ A
8
, A
10
/ AP
A
11
和BA
0
BA
1
。写突发长度是用编程
A
9
. A
7
~ A
8
, A
10
/ AP A
11
和BA
0
BA
1
必须设置为低
正常运行的SDRAM 。请参阅下表为具体的代码
对各种突发长度，突发类型， CAS延迟。
CMOS SDRAM
主动发起感应和恢复的完整的行
动力单元为t确定
RAS
（分钟）。每个SDRAM银行
激活指令必须满足t
RAS
（分）前的指定
预充电命令是有效的银行可以断言。该
任何银行可以在活动状态的最大时间被确定
经t
RAS
（最大值）。周期为T中的数
RAS
（分钟）和
t
RAS
（最大值） ，可以计算类似吨
RCD
特定连接的阳离子。
突发读
猝发读命令用于访问数据突发上CON-
从活动行secutive时钟周期中有效的银行。该
由主张低CS和CAS发出一阵读命令
与WE处于高的时钟的正边缘。银行
必须至少激活吨
RCD
（分）突发读取之前的COM
命令发出。第一输出出现在CAS延迟数
时钟周期后突发的问题，读命令。爆
长，爆起一阵顺序和延迟读取的COM
命令是由模式寄存器，它是已经确定的亲
编程。突发读取可以在任何一列启动
活动行的地址。地址回绕如果初始
地址不从一个边界，使得若干输出启动
从每个我把/ O等于突发长度的编程
模式寄存器中。的输出变为高阻抗的
突发的结束，除非有新的突发读取发起，以保持
该数据输出无带隙。突发读取可以被终止
在发出新的突发读取或写入突发在同一银行或
其他活跃的银行或预充电命令相同的银行。
突发停止命令是在每一页的突发长度有效。
银行激活
该行激活指令，用于在随机选择一排
闲置的银行。通过置低RAS和CS与所需的行
和存储体地址，行存取被启动。在读或写
吨的一个时间延迟之后的操作可能会发生
RCD
从时间（min）
银行激活。吨
RCD
是内部定时参数
SDRAM中，因此它是依赖于工作时钟频率。
个时钟周期的行之间所需的最小数
激活和读或写命令应该由下式计算
划分吨
RCD
（分钟）与时钟的周期时间，然后四舍五入
断结果提供给下一个更大的整数。 SDRAM中有四个
在内部相同的芯片和部分股份内部银行
电路，以减小芯片面积，因此它限制了活化
四家银行同时进行。期间还产生噪音
感测的SDRAM的每个存储体的高时，需要一定的时间
电源恢复另一家银行可以检测到前
可靠。吨
RRD
（分钟）指定之间所需的最小时间
激活不同的银行。所需的时钟周期的数目
不同的存储体的激活之间必须计算相似
t
RCD
规范。所需的银行的最短时间为
突发写
突发写入命令类似突发读取命令
用于将数据写入到在连续的时钟SDRAM的
根据突发长度在相邻的地址周期和
爆序列。通过置低CS ， CAS和WE与有效
列地址，写入脉冲串的开始。输入的数据是
在相同的时钟周期作为规定的初始地址
猝发写命令。输入缓冲器的选择取消在端
突发长度的，即使内部写入可以的COM
pleted呢。写作可以通过发出一阵读完成
和DQM用于阻止数据输入或在相同的猝发写或
另一个活跃的银行。突发停止命令是有效的，在每一个
突发长度。写入脉冲串，也可以通过使用封端的
DQM阻止数据和procreating银行吨
RDL
后
最后一个数据输入端被写入主动行。
操作也。
见DQM
电子
