位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第959页 > ICS8761CYLFT > ICS8761CYLFT PDF资料 > ICS8761CYLFT PDF资料1第8页
集成
电路
系统公司
ICS8761
L
OW
V
oltage
, L
OW
S
KEW
,
PCI / PCI -X
LOCK
G
enerator
X
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDA
= 3.3V±5%, V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
85°C
符号
f
最大
t()
参数
输出频率
静态相位偏移;注： 1 ， 7
银行倾斜;注2： 6
输出偏斜;注3 ，第6
周期到周期抖动;注6：
周期抖动， RMS ;注4，第6 ，第7 ，第8
PLL锁定时间
输出上升时间
输出下降时间
20 ％至80％
20 ％至80％
300
300
F = 50MHz的;注： 4,7
F = 25MHz的XTAL ，
133.3MHz了
F = 50MHz的
-350
测试条件
最低
典型
最大
166.67
20
40
230
70
190
17
1
800
800
单位
兆赫
ps
ps
ps
ps
ps
ps
ms
ps
ps
%
t
SK （ B）
t
SK （ O）
t
JIT （ CC ）
t
JIT （ PER ）
t
L
t
R
t
F
ODC
输出占空比;注5 ，第7
45
55
注1 ：定义为输入的参考时钟，并且平均反馈输入信号之间的时间差
当PLL处于锁定状态，并输入参考频率是稳定的。从V测
DD
输入/ 2到
V
DDOX
输出的/ 2 。
注2 ：在相同的电压，并以同样的负载条件定义为扭曲的产出银行内。
注3 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDOX
/2.
注4 ：使用LVCMOS输入抖动性能。
注5 ：使用REF_CLK测量。对于XTAL输入，请参考应用笔记。
注6 ：该参数定义符合JEDEC标准65 。
注7 ：测试与D_SELXX = 10（除以6 ） ; FBDIV_SEL = 00 （ 6分频） 。
注8 ：此参数定义为RMS值
T
ABLE
6. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
7
10
测试条件
最低
典型的最大
38
70
单位
兆赫
pF
基本
T
ABLE
7.我PLL
NPUT
R
指南
C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
85°C
X
符号
f
REF
参数
参考频率
测试条件
最低
10
典型
最大
83.33
单位
兆赫
8761CY
www.icst.com/products/hiperclocks.html
8
REV 。 2004年9月7日
