位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2696页 > MCM63P736ZP133R > MCM63P736ZP133R PDF资料 > MCM63P736ZP133R PDF资料1第7页
MCM63P818 PBGA引脚说明
引脚位置
4B
符号
ADSC
TYPE
输入
描述
同步地址状态控制器：低电平有效，任何中断
持续的爆发和锁存新的外部地址。用于启动一个
读，写，或芯片取消。
同步地址状态处理器：低有效，任何中断
持续的爆发和锁存新的外部地址。用于启动一个
新的READ或芯片取消（例外 - 芯片取消不会发生
当ADSP断言和SE1高） 。
同步推进地址：地址递增计数
根据选择的计数器类型（线性/交织） 。
同步数据的I / O ： “ x”指的字节被读取或写入
（字节的a，b ） 。
异步输出使能输入：
低 - 使输出缓冲器（ DQX引脚） 。
高 - DQX引脚为高阻抗。
时钟：这个信号寄存器的地址，数据和所有的控制信号
除G， LBO和ZZ 。
线性突发顺序输入：此引脚必须保持在稳定状态（这
讯号未注册或锁定） 。它必须连接到高电平或低电平。
低 - 线性突发计数器（ 68K / PowerPC等） 。
高 - 交错突发计数器（ 486 / 1960 /奔腾） 。
同步地址输入：这些输入注册和必备
满足建立和保持时间。
同步地址输入：这些引脚必须连接到两个
地址总线进行适当突发操作的位。这些输入
注册和必须满足建立和保持时间。
同步字节写输入： “X”指的是被写入的字节（字节
A，B ） 。 SGW覆盖SBX 。
同步芯片使能：低电平有效使能芯片。
否定高 - 块ADSP或取消选择芯片时是ADSC
断言。
同步芯片使能：高有效的深度扩展。
同步芯片使能：低电平有效的深度扩展。
全球同步写：此信号写入的字节都不管
在SBX和SW信号的状态。如果只有一个字节的写信号SBX是
在使用时，将该引脚为高电平。
同步写：该信号只写那些已经字节
使用字节写SBX引脚选择。如果只有一个字节的写信号SBX
正在使用，配合该引脚为低电平。
睡眠模式：此高电平有效的异步信号放置到RAM
最低功耗模式。在ZZ引脚禁用RAM的内部时钟
时，放置在该模式。当ZZ被取消时， RAM保持在
低功耗模式，直到被命令来读取或写入。数据
的完整性得以维持，在返回到正常操作。
核心供电。
I / O电源。
地面上。
无连接：有芯片的连接。
4A
ADSP
输入
4G
（一） 6D ， 7E ， 6F ， 7G ， 6H ， 7K ， 6L ， 6N ， 7P
（二） 1D ，2E， 2G， 1H， 2K， 1L ，2M， 1N ，2P
4F
ADV
DQX
G
输入
I / O
输入
4K
3R
K
LBO
输入
输入
图2A ，3A， 5A，6A ，3B ，5B， 2C ，3C，
图5C ，6C， 2R ，6R， 2T，3T， 5T， 6T
4N ， 4P
SA
SA1 ， SA0
输入
输入
5L ， 3G
（一） （二）
4E
SBX
SE1
输入
输入
2B
6B
4H
SE2
SE3
SGW
输入
输入
输入
4M
SW
输入
7T
ZZ
输入
4C ， 2J ， 4J ， 6J ， 4R
1A ，7A ， 1F ， 7F ， 1J ， 7J ， 1M ， 7M ， 1U ， 7U
3D ，5D， 3E ，5E ，3F ， 5F ，5G， 3H， 5H，
3K ， 5K ， 3L ， 3M ， 5M ， 3N ， 5N ， 3P ， 5P
图1B ，图7B，图1C ，图7C ，2D， 4D ，7D， 1E，6E ，
2F ， 1G ， 6G ， 2H ， 7H ， 3J ， 5J ， 1K ， 6K ，
2L ，4L， 7L ，6M， 2N， 7N ， 1P ， 6P ， 1R，
5R ， 7R ， 1T ， 4T ， 2U ， 3U ， 4U ， 5U ， 6U
VDD
VDDQ
VSS
NC
供应
供应
供应
—
摩托罗拉快速SRAM
MCM63P736MCM63P818
7
