AD7851
模式2 （ 3线SPI / QSPI接口模式）
这是默认的接口模式。
模式3 （ QSPI接口模式）
在图35下面我们就为接口的时序图
模式2是在SPI / QSPI接口模式。在这里，
SYNC
输入为低电平有效，可以是脉冲或永久接为低电平。
If
SYNC
被永久低16个时钟脉冲必须适用于
SCLK引脚为部分正常运行，并与
脉冲
SYNC
输入的连续的SCLK可以应用于亲
vided
SYNC
低的只有16个SCLK周期。在图35中的
SYNC
变低禁止在DOUT引脚的三态。
在SCLK后的第一个下降沿
SYNC
走出低
时钟出第一前导零DOUT引脚上。在DOUT
引脚三态再次一时刻t
12
后
SYNC
变高。同
数据输入DIN引脚必须设置一个时间t
7
前
SCLK上升沿的部分样本对输入数据
SCLK上升沿在这种情况下。极性引脚可
用于改变数据被采样到SCLK边缘
并同步输出。如果复位接口是必需的，该
SYNC
必须采取高后低。
图36所示为接口模式3的时序图
这种模式下， DSP是主的部分是奴隶。这里
该
SYNC
输入是从高边沿触发为低，且16
时钟脉冲从该边缘计数。由于时钟脉冲
在内部计算的话
SYNC
信号不具有去
后的第16个SCLK的上升沿高，如图由虚线
SYNC
图36因此，一个帧同步线，给出了一个高
脉冲， 1个SCLK周期最短持续时间，在开始时
在读/写操作可被使用。的上升沿
SYNC
使DOUT引脚上的三态。下降沿
of
SYNC
禁止在DOUT引脚的三态和数据
同步输出，在SCLK的下降沿。一旦
SYNC
云
高， DOUT引脚上的三态使能。数据输入是
采样在SCLK的上升沿，因而具有为有效的
时间T
7
在此之前上升沿。极性引脚可
用于改变数据被采样到SCLK边缘
并同步输出。如果复位接口是必需的，该
SYNC
必须采取高后低。
极性PIN
逻辑高
SYNC
（I / P）的
t
3
= –0.4 t
CLKIN
MIN （非连续SCLK ） - / + 0.4吨
SCLK
MIN / MAX （连续SCLK ） ，
t
6
= 45 MAX ，T
7
= 30ns的MIN ，T
8
= 20分钟，T
11
= 30分钟（非连续SCLK ） ，
30/0.4 t
SCLK
NS = MIN / MAX （连续SCLK ）
t
3
SCLK （I / P）的
1
2
t
9
3
4
5
6
16
t
11
t
5
DOUT （O / P）
3-STATE
t
6
DB15
DB14
t
10
DB13
DB12
t
6
DB11
DB10
DB0
t
12
3-STATE
t
7
DIN（ I / P）
DB15
t
8
DB14
DB13
DB12
DB11
DB10
t
8
DB0
图35. SPI / QSPI模式2时序图与输入DIN ， DOUT输出读/写操作和
SYNC
输入
（ SM1 = SM2 = 0 ）
t
3
= –0.4 t
CLKIN
MIN （非连续SCLK ） - / + 0.4吨
SCLK
MIN / MAX （连续SCLK ） ，
t
6
= 45 MAX ，T
7
= 30ns的MIN ，T
8
= 20分钟，T
11
= 30分钟
极性PIN
逻辑高
SYNC
（I / P）的
t
3
SCLK （I / P）的
1
2
t
9
3
4
5
6
16
t
11
t
5
DOUT （O / P）
3-STATE
t
6
DB15
DB14
t
10
DB13
DB12
t
6
DB11
DB10
DB0
t
12
3-STATE
t
7
DIN（ I / P）
DB15
t
8
DB14
DB13
DB12
DB11
DB10
t
8
DB0
图36. QSPI模式3时序图与读/写操作
SYNC
输入边沿触发（ SM1 = 0 ， SM2 = 1 ）
REV 。一
–25–
