AD7851
串行接口摘要
表IX详细说明了5接口模式和串行时钟
边从该数据时钟输出由AD7851
（DOUT边缘） ，并且该数据被锁存在于（DIN边缘）。
的极性引脚的逻辑电平被示出并可以清楚
这个反转的边缘。
在接口模式4和5
SYNC
总是钟表出来的
第一个数据位和SCLK时钟将出后续位。
在接口模式1 ，图2和3的
SYNC
门控与
SCLK和所述极性销。因此，
SYNC
5月时钟输出
数据的MSB 。后续位将被同步输出的SE-
里亚尔时钟SCLK 。对于条件
SYNC
时钟出
数据的MSB为如下：
同极性引脚的高下降沿
SYNC
将时钟
出的MSB如果串行时钟为低时
SYNC
变低。
与极性引脚为低电平的下降沿
SYNC
将时钟
出的MSB如果串行时钟为高电平时
SYNC
变低。
表九。 SCLK有效沿为不同的接口模式
和SM2 。接口模式1只能通过编程进行设置
控制寄存器（见控制寄存器部分） 。外
SCLK和
SYNC
信号（ SYNC可以是硬连线的低点）是
所需的接口模式1,2 ，和3。在接口模式4
和5 AD7851产生的SCLK和
同步。
一些较流行的
μProcessors ， μControllers ，
和
DSP机器的AD7851将接口直接为
这里提到的。这并不能涵盖所有
μCs ，的μP
和DSP 。
在AD7851中提到这里的接口模式
具体
μC ， μP ，
或DSP仅仅是指导，在大多数情况下AN-
其他接口方式可以很好的工作。
在每个接口的更详细的定时描述
模式如下。
表X接口模式说明
SM1
针
0
SM2
针
0
处理器/
调节器
8XC51
8XL51
PIC17C42
68HC11
68L11
68HC16
PIC16C64
ADSP-21xx
DSP56000
DSP56001
DSP56002
DSP56L002
TMS320C30
68HC16
接口
模式
1 （ 2线）
（ DIN是输入/
输出引脚）
2 （ 3线SPI / QSPI ）
（默认模式）
3 （ QSPI ）
（外部串行
时钟SCLK和
外部帧同步，
SYNC ，
为必填项）
接口
模式
1, 2, 3
4, 5
极性
针
0
1
0
1
DOUT
EDGE
SCLK
↑
SCLK
↓
SCLK
↓
SCLK
↑
DIN
EDGE
SCLK
↓
SCLK
↑
SCLK
↑
SCLK
↓
0
0
0
1
复位串行接口
当写入经由DIN线的一部分，且有可能
将数据写入不正确的寄存器，如测试寄存器的
器，例如，或写入不正确的数据和破坏
串行接口。该
SYNC
引脚用作复位。瞻
SYNC
引脚为高电平复位内部移位寄存器。第一数据
之后的下一个位
SYNC
下降沿现在将是一个第一位
新的16位转移。它也有可能是测试寄存器可
帐篷被改变时，该接口被丢失。因此，一旦
串行接口复位，这可能是必要的写-16-
位字0100 0000 0000 0010的测试寄存器恢复到其
缺省值。现在部分和串行接口是完全
复位。它总是有用的保留编程的能力
SYNC
从的一个端口线
μ控制器/ DSP
有abil-
性重置的串行接口。
表X总结了所提供的接口模式
AD7851 。它还概述了各种
μP / μC
到该杆
满足特殊接口是适用的。
接口模式由串行模式选择确定
销SM1和SM2 。接口模式2是默认模式。记
该接口模式1和2具有SM1的相同组合
1
0
4 （ DSP是从）
(AD7851
生成
不连续
（ 16个时钟）串行
时钟SCLK和
帧同步，
SYNC）
5 （ DSP是从）
(AD7851
生成
连续串行
时钟SCLK和
帧同步，
SYNC）
1
1
ADSP-21xx
DSP56000
DSP56001
DSP56002
DSP56L002
TMS320C20
TMS320C25
TMS320C30
TMS320C5X
TMS320LC5X
REV 。一
–23–
