AD5330/AD5331/AD5340/AD5341
AD5340功能框图
V
REF
V
DD
AD5340引脚配置
DB
10 1
DB
11 2
BUF
3
V
REF 4
V
5
12-BIT
24
23
22
21
DB
9
DB
8
DB
7
DB
6
DB
5
POWER- ON
RESET
BUF
收益
分贝。
11
.
DB
0
CS
WR
CLR
LDAC
RESET
之间
脸
逻辑
输入
注册
DAC
注册
12-BIT
DAC
AD5340
NC
6
7
卜FF器
V
OUT
GND
DB
4
顶视图
（不按比例）
18
DB
3
19
17
16
15
14
13
AD5340
20
CS
8
WR
9
收益
10
CLR
11
DB
2
DB
1
DB
0
V
DD
PD
掉电
逻辑
LDAC
12
NC =无连接
PD
GND
AD5340引脚功能描述
针
号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15–24
助记符
DB
10
DB
11
BUF
V
REF
V
OUT
NC
GND
CS
WR
收益
CLR
LDAC
PD
V
DD
DB
0
-DB
9
功能
并行数据输入。
最重要的并行数据输入位。
缓冲控制引脚。该管脚控制参考输入到DAC是否经缓冲的或未缓冲的。
参考输入。
DAC输出的。缓冲输出具有轨到轨工作。
无连接。
接地参考点在零件上的所有电路。
低电平有效片选输入。这是用于与
WR
将数据写入到并行接口。
低电平有效写输入。这是用于与
CS
将数据写入到并行接口。
增益控制引脚。这种控制输出范围从DAC是否为0 -V
REF
或0-2 V
REF 。
异步低电平有效的控制输入端，清除所有输入寄存器和DAC寄存器为零。
低电平有效控制输入来更新DAC寄存器的输入寄存器的内容。
掉电引脚。此低电平有效控制引脚放DAC进入掉电模式。
电源输入。这些部件可以从2.5 V至5.5 V的电源去耦
用10
F
电容器并联用0.1
F
电容到GND 。
10并行数据输入。
第0版
–7–
