AD5330/AD5331/AD5340/AD5341
AD5330功能框图
V
REF
V
DD
BUF
1
20
19
18
17
AD5330引脚配置
DB
7
DB
6
DB
5
DB
4
DB
3
POWER- ON
RESET
AD5330
NC
2
V
REF 3
BUF
收益
DB
7
.
.
DB
0
CS
WR
RESET
CLR
LDAC
掉电
逻辑
之间
脸
逻辑
输入
注册
DAC
注册
8-BIT
DAC
V
出4
GND
5
8-BIT
AD5330
16
卜FF器
V
OUT
顶视图
15
DB
2
（不按比例）
14
DB
1
7
WR
CS
6
收益
8
CLR
9
LDAC
10
13
12
11
DB
0
V
DD
PD
NC =无连接
PD
GND
AD5330引脚功能描述
针
号
1
2
3
4
5
6
7
8
9
10
11
12
13–20
助记符
BUF
NC
V
REF
V
OUT
GND
CS
WR
收益
CLR
LDAC
PD
V
DD
DB
0
-DB
7
功能
缓冲控制引脚。该管脚控制参考输入到DAC是否经缓冲的或未缓冲的。
无连接。
参考输入。
DAC输出的。缓冲输出具有轨到轨工作。
接地参考点在零件上的所有电路。
低电平有效片选输入。这是用于与
WR
将数据写入到并行接口。
低电平有效写输入。这是用于与
CS
将数据写入到并行接口。
增益控制引脚。这种控制输出范围从DAC是否为0 -V
REF
或0-2 V
REF 。
异步低电平有效的控制输入端，清除所有输入寄存器和DAC寄存器为零。
低电平有效控制输入来更新DAC寄存器的输入寄存器的内容。
掉电引脚。此低电平有效控制引脚放DAC进入掉电模式。
电源输入。这些部件可以从2.5 V至5.5 V的电源去耦
用10
F
电容器并联用0.1
F
电容到GND 。
八并行数据输入。 DB
7
是这些8位的MSB。
第0版
–5–
