CS4265
不需要的功能，只需连接SGND引脚连接到AGND通过一个10 μF的并联组合
一个0.1 μF的电容。
CS4265
一家在甲
VA
10 F
-
在以P G A
+
SGND
0.1 F
+
在以P G A
-
A IN B
大手：如果不要求伪差分输入功能，该
用虚线示出的连接应添加。
图12.伪差分输入级
4.6
输出连接
该CS4265 DAC的实现开关电容滤波器和连续时间低通滤波器。它的响应，
结合了数字内插器，显示在“过滤器DAC情节”部分中开始的第45页上的
推荐外部模拟电路示于典型连接图。
的CS4265 DAC是线性相位设计，并且不包括相位或振幅补偿外部
过滤器。因此，该DAC系统的相位和振幅响应将依赖于外部模拟电路。
4.7
输出瞬态控制
该CS4265采用Popguard
技术，以最大限度地减少输出瞬变电期间和供电的影响
下来。该技术消除了音频瞬变由单端，单电源转换器通常产生
当它与串联连接的音频输出端的外部隔直流电容器来实现。为了使
此功能的最佳使用，有必要理解其操作。
4.7.1
上电
当设备开始加电时， DAC输出AOUTA和AOUTB被钳位到VQ这是最初
低。后在PDN位被释放（设置为'0 '） ，输出开始的VQ斜坡朝向标称静态电压
年龄。这个斜坡大约需要200毫秒内完成。逐渐电压斜坡允许时间将外部
隔直流电容器充电至VQ ，有效地阻止了静态直流电压。音频输出后，将开始
约2000个采样周期。
4.7.2
掉电
为防止音频瞬变在电源关闭的隔直流电容器必须关闭之前完全放电
力。为了做到这一点，无论是在PDN应当设置或装置应除去之前进行复位大约250毫秒
力。在此期间，在矢量量化和DAC输出的电压将逐渐放电到GND。如果电源被移除
在此之前250毫秒的时间段已经过去了，当VA供给低于该VQ的瞬间会发生。那里
没有最低时为关机后再开机，可以重新应用在任何时间。
4.7.3
串行接口时钟的变化
当改变时钟率或采样率，建议零数据（或接近零的数据）存在于
改变之前选择的SDIN销至少10 LRCK的样品被制成。在时钟改变
DAC输出始终处于零数据状态。如果非零串行音频输入处存在的开关，一个时间
轻微点击或弹出窗口，可以听到DAC输出自动转到它的零数据状态。
DS657A2
25
