飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
表2：
符号
OPA ， OPB
引脚说明
- 续
针
LQFP48 HVQFN32
32, 9
22, 7
TYPE
O
描述
用户去连接斯内德输出。
此功能与各个频道的相关
和B这些引脚的状态是德网络通过软件定义的用户
MCR设置[ 3 ] 。 INTA - INTB被设置为主动模式和OPA- OPB到
逻辑0时的MCR [3 ]被设置为逻辑1的INTA - INTB被设置为三态
模式和OPA- OPB为逻辑1时， MCR [ 3 ]被设置为逻辑0的输出
这两个引脚是复位后高。
复位。
该引脚复位内部寄存器和所有的输出。该UART
发送器输出和接收器输入在复位期间被禁用。
RESET为高电平有效的输入。
振铃指示（低电平有效） 。
这些输入与关联
UART通道A和B这两个引脚上的逻辑0表示调制解调器有
接收到来自电话线路的振铃信号。由低到高的跳变
在这些输入引脚产生调制解调器状态中断，如果启用。国家
这些投入是反映到调制解调器状态寄存器（ MSR ） 。
请求发送（低电平有效） 。
这两个输出与相关联的
UART通道A和B的RTS引脚为逻辑0表示
发射器的数据就绪并等待发送。写入逻辑1的
调制解调器控制寄存器MCR [ 1 ]将设置该引脚为逻辑0，表示数据
可用。复位后这些引脚设置为逻辑1，只有这些引脚的影响
当自动RTS功能通过使能发送和接收操作
增强的特性寄存器（ EFR [ 6] ），用于硬件溢流控制运作。
接收数据输入。
这两个输入与单独的序列相关
信道的数据到SC16C752B 。在局部环回模式中，这些接收
输入引脚被禁用和TX数据被连接到UART RX输入
在内部。
接收就绪（低电平有效） 。
RXRDYA或RXRDYB变低时，
触发电平已经达到或FIFO中具有至少一个字符。它去
高当RX FIFO为空。
传输数据A，B。
这两个输出与单独的序列相关
发送从SC16C752B信道的数据。在本地环回
模式下，TX输出引脚被禁止，TX数据内部连接到
该UART RX输入。
发送就绪（低电平有效） 。
TXRDYA或TXRDYB变低时，有
有至少一个空格触发电平数量的可用或当FIFO
空。它变为高电平，当FIFO满或不为空。
电源输入。
晶振或外部时钟输入。
用作晶振输入或作为
外部时钟输入。晶体可连接XTAL1和XTAL2之间
以形成一个内部振荡器电路（见
图13）。
可替换地，外部
时钟可以连接到这个引脚提供自定义的数据传输速率。
输出晶振或缓冲时钟。
（见XTAL1 ）
XTAL2用作晶体振荡器的输出或缓冲时钟输出。
RESET
36
24
I
RIA ， RIB
41, 21
-
I
RTSA ，
RTSB
33, 22
23, 15
O
RXA ， RXB
5, 4
4, 3
I
RXRDYA ，
RXRDYB
TXA ， TXB
31, 18
-
O
7, 8
5, 6
O
TXRDYA ，
TXRDYB
V
CC
XTAL1
43, 6
-
O
42
13
26
10
I
I
XTAL2
14
11
O
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
6 47
