位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1364页 > SC16C752BIBS > SC16C752BIBS PDF资料 > SC16C752BIBS PDF资料3第5页
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2：
符号
A0
A1
A2
CDA ， CDB
引脚说明
针
LQFP48 HVQFN32
28
27
26
40, 16
19
18
17
-
TYPE
I
I
I
I
描述
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
载波检测（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑低电平这些引脚指示载体
已经由调制解调器检测到某个通道。这些输入的状态
是反映到调制解调器状态寄存器（ MSR ） 。
片选（低电平有效） 。
这些引脚使能之间的数据传输
用户CPU和SC16C752B用于信道（多个）处理。个人
UART的区段（ A，B）是通过在提供一个逻辑低寻址
相应的CSA和CSB引脚。
清除发送（低电平有效） 。
这些输入与关联
UART通道A和B的CTS引脚为逻辑0 （低电平）表示
调制解调器或数据集已准备好接受来自SC16C752B发送数据。
状态通过读取MSR测试[4]。这些引脚只影响发射
当自动CTS功能通过增强型启动接收操作
功能寄存器EFR [ 7 ]硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最低
显着的位，并在传输网络第一个数据位或接收串行数据流。
数据设置就绪（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑0（低）这两个引脚指示调制解调器
或数据集已经上电并准备好与UART的数据交换。该
这些输入状态反映到调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
UART通道A和B的逻辑0（低）这两个引脚指示
该SC16C752B处于开机状态并准备就绪。这些引脚可以控制
通过调制解调器控制寄存器。写逻辑1到MCR [ 0 ]将使DTR
输出为逻辑0 （低电平） ，使调制解调器。这些引脚的输出会
是写逻辑0 MCR [ 0 ] ，或在复位后为逻辑1 。
信号和电源地。
中断A和B （高电平有效） 。
这些引脚提供单独通道
中断INTA和INTB 。 INTA和INTB使能时， MCR [ 3 ]设置为
逻辑1时，中断源的中断使能寄存器（ IER ）启用。
中断条件包括：接收错误，可用的接收缓冲区的数据，
可用的发送缓冲区空间，或当检测到调制解调器状态佛罗里达州股份公司时。
INTA ， INTB在复位后为高阻态。
输入/输出读选通脉冲（低电平有效） 。
在高向低转换
IOR会加载一个内部寄存器去连接的地址位定义的内容
A0 -A2到SC16C752B数据总线（ D0-D7 ），用于通过外部CPU访问。
输入/输出写选通脉冲（低电平有效） 。
在一个低到高的转变
IOW会从外部CPU传输数据总线（ D0-D7 ）的内容
到时去定义网络地址位A0 -A2和CSA和内部寄存器
公务员事务局。
未连接。
CSA ， CSB
10, 11
8, 9
I
CTSA ，
CTSB
38, 23
25, 16
I
D0-D4,
D5-D7
DSRA ，
DSRB
44-48,
1-3
39, 20
27-31, 32,
1-2
-
I / O
I
DTRA ，
DTRB
34, 35
-
O
GND
INTA ， INTB
17
30, 29
13
21, 20
I
O
IOR
19
14
I
IOW
15
12
I
北卡罗来纳州
12, 24,
25, 37
-
-
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
5 47
