SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与64字节
FIFO的
牧师05 - 2008年10月2日
产品数据表
1.概述
该SC16C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达5兆比特/秒
（ 3.3 V和5 V ） 。该SC16C752B提供了增强的功能。它具有传输控制
寄存器（TCR ），其存储接收FIFO阈值级别时启动/停止传输
硬件和软件的溢流控制。与FIFO RDY寄存器，软件获取
TXRDY / RXRDY在一个访问的所有四个端口的状态。片内的状态寄存器提供
错误指示，运行状态和调制解调器接口控制的用户。系统
中断可以进行定制，以满足用户的要求。内部环回功能
允许车载诊断。
UART的发送数据，发送给它通过外围8位总线，在TX信号和
在RX信号接收的字符。字符可以被编程为5位， 6位，
7位或8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己所希望的
波特率根据可编程分频和它的输入时钟。它甚至可以发射，
奇或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到断线，闲置，或取景
错误， FIFO溢流和奇偶校验错误。该发射器可以检测到FIFO下溢流。该
UART还包含调制解调器控制操作的软件界面，并拥有软件
溢流控制和硬件溢流控制能力。
该SC16C752B是塑料LQFP48和HVQFN32封装。
2.特点
I
I
I
I
I
I
引脚SC16C2550额外的增强功能兼容
高达5 Mbit / s的波特率（在3.3 V和5 V ， 2.5 V最大波特率为3 Mbit / s的）
64字节的发送FIFO
64字节的接收FIFO ，错误FL AGS
可编程的，可选择的发送和接收FIFO触发电平DMA和
中断产生
软件/硬件溢流控制
N
可编程XON / XOFF字符
N
可编程的自动RTS和自动CTS
可选的数据由佛罗里达州的Xon任何字符流恢复
接收和发送的数据为DMA的信令功能
支持5 V ， 3.3 V和2.5 V操作
I
I
I
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
I
I
I
I
I
I
I
I
I
I
I
I
I
I
可承受5V电压输入专用管脚
1
软件可选波特率发生器
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
引脚和软件与SC16C752 ， TL16C752兼容
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
N
5位， 6位， 7位或8位的字符
N
偶，奇或无奇偶校验位的产生和检测
N
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ）
3.订购信息
表1中。
订购信息
包
名字
SC16C752BIB48
SC16C752BIBS
LQFP48
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;体7
×
7
×
1.4 mm
塑料的热增强型非常薄四方扁平的封装;没有线索;
32个终端;体5
×
5
×
0.85 mm
VERSION
SOT313-2
SOT617-1
类型编号
1.
为数据总线，D7到D0 ，见
表24 “极限参数” 。
NXP B.V. 2008保留所有权利。
SC16C752B_5
产品数据表
牧师05 - 2008年10月2日
2 47
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC16C752B
发送
FIFO
注册
数据总线
和
控制
逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
D0到D7
IOR
IOW
RESET
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0至A2
CSA
CSB
注册
SELECT
逻辑
溢流
控制
逻辑
DTRA ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
INTA ， INTB
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aaa600
XTAL1
XTAL2
图1 。
框图
SC16C752B_5
NXP B.V. 2008保留所有权利。
产品数据表
牧师05 - 2008年10月2日
3 47
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
40 CDA
42 V
CC
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
7
8
9
37北卡罗来纳州
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
30 INTA
29 INTB
28 A0
27 A1
26 A2
25北卡罗来纳州
北卡罗来纳州24
002aaa601
002aaa950
46 D2
IOW 15
48 D4
47 D3
45 D1
国开行16
SC16C752BIB48
CSA 10
公务员事务局11
北卡罗来纳州12
XTAL1 13
XTAL2 14
GND 17
RXRDYB 18
IOR 19
DSRB 20
RIB 21
RTSB 22
CTSB 16
CTSB 23
图2 。
引脚CON组fi guration为LQFP48
44 D0
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CSA
1
2
3
4
5
6
7
8
XTAL1 10
XTAL2 11
IOW 12
GND 13
IOR 14
RTSB 15
9
27 D0
1号航站楼
索引区
26 V
CC
25 CTSA
24 RESET
23 RTSA
22 OPA
21 INTA
20 INTB
19 A0
18 A1
17 A2
SC16C752BIBS
CSB
透明的顶视图
图3 。
引脚CON组fi guration的HVQFN32
SC16C752B_5
NXP B.V. 2008保留所有权利。
产品数据表
牧师05 - 2008年10月2日
4 47
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2中。
符号
A0
A1
A2
CDA
国开行
引脚说明
针
LQFP48 HVQFN32
28
27
26
40
16
19
18
17
-
-
I
I
I
I
i
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
载波检测（低电平有效） 。
这两个输入与UART相关
通道A和B的逻辑低电平这些引脚表明承运人已
由调制解调器检测到某个通道。这些输入的状态反映到
调制解调器状态寄存器（ MSR ） 。
片选（低电平有效） 。
这些引脚使用户之间的数据传输
CPU和SC16C752B用于信道（多个）处理。每个UART
部分（ A，B）是通过在相应的CSA提供一个逻辑低寻址
和CSB引脚。
清除发送（低电平有效） 。
这两个输入与UART相关
通道A和B的逻辑0（低）的CTS引脚指示调制解调器或
数据集已准备好接受来自SC16C752B发送数据。状态可以是
通过读取MSR [4]测试。这些引脚仅影响发送和接收
当自动CTS功能通过增强型功能使操作
注册EFR [ 7 ]硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最显着的
位和一个发送的网络连接第一个数据位或接收串行数据流。
TYPE
描述
CSA
CSB
10
11
8
9
I
I
CTSA
CTSB
38
23
25
16
I
I
D0
D1
D2
D3
D4
D5
D6
D7
DSRA
DSRB
44
45
46
47
48
1
2
3
39
20
27
28
29
30
31
32
1
2
-
-
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
I
数据设置就绪（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑0（低）这两个引脚指示调制解调器或
数据集已经上电并准备好与UART的数据交换。国家
这些投入是反映到调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
UART通道A和B的逻辑0（低）这两个引脚说明
该SC16C752B处于开机状态并准备就绪。这些引脚可以通过控制
调制解调器控制寄存器。写逻辑1到MCR [ 0 ]将使DTR输出
逻辑0（低） ，使调制解调器。这些引脚的输出为逻辑1
后写入逻辑0 MCR [ 0 ] ，或复位后。
信号和电源地
中断A和B （高电平有效） 。
这些引脚提供单独通道
中断INTA和INTB 。 INTA和INTB使当MCR [ 3 ]被设定为一个
逻辑1时，中断源的中断使能寄存器（ IER ） 。
中断条件包括：接收错误，可用的接收缓冲区的数据，
可用的发送缓冲区空间，或当检测到调制解调器状态佛罗里达州股份公司时。 INTA ，
INTB在复位后为高阻态。
输入/输出读选通脉冲（低电平有效） 。
在IOR高向低转换
将加载一个内部寄存器德通过网络地址定义的内容，位A0到A2
到SC16C752B数据总线（D0至D7 ），用于通过外部CPU访问。
NXP B.V. 2008保留所有权利。
DTRA
DTRB
34
35
-
-
O
O
GND
INTA
INTB
17
30
29
13
21
20
I
O
O
IOR
19
14
I
SC16C752B_5
产品数据表
牧师05 - 2008年10月2日
5 47
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与
64字节的FIFO
牧师03 - 2004年12月14日
产品数据
1.描述
该SC16C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达
5兆位/秒（ 3.3 V和5 V ） 。该SC16C752B提供了增强的功能。它有一个
发送控制寄存器（ TCR ），其存储接收FIFO阈值电平
启动硬件和软件溢流控制时/停止传输。与FIFO
RDY寄存器，该软件得到TXRDY / RXRDY的状态在一所有四个端口
访问。片内的状态寄存器为用户提供错误指示，操作
状态，和调制解调器的接口的控制。系统的中断可能会进行调整，以满足用户
要求。内部环回功能使车载诊断。
UART的发送数据，发送给它通过外围8位总线，在TX信号和
在RX信号接收的字符。字符可以被编程为5 ，6，7 ，或
8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己的
基于一个可编程分频器和它的输入时钟所需的波特率。它可以
发送偶数，奇数或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到
休息，空闲或帧错误， FIFO溢流和奇偶校验错误。该变送器可
检测FIFO下溢流。该UART还包含调制解调器软件界面
控制操作，并具有软件溢流控制和硬件溢流控制
的能力。
该SC16C752B是塑料LQFP48和HVQFN32封装。
2.特点
s
双通道
s
引脚SC16C2550额外的增强功能兼容
s
高达5 Mbit / s的波特率（在3.3 V和5 V ， 2.5 V最大波特率
3 Mbit / s的）
s
64字节的发送FIFO
s
64字节的接收FIFO ，错误FL AGS
s
可编程的，可选择的发送和接收FIFO触发电平DMA
和中断产生
s
软件/硬件溢流控制
x
可编程XON / XOFF字符
x
可编程的自动RTS和自动CTS
s
可选的数据由佛罗里达州的Xon任何字符流恢复
s
接收和发送的数据为DMA的信令功能
s
支持5 V ， 3.3 V和2.5 V操作
s
5 V容限输入
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
s
s
s
s
s
s
s
s
s
s
s
s
s
软件可选波特率发生器
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
引脚和软件与SC16C752 ， TL16C752兼容
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
x
5 ，6，7 ，或8位的字符
x
偶，奇或无奇偶校验位的产生和检测
x
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ） 。
3.订购信息
表1：
订购信息
包
名字
SC16C752BIB48
SC16C752BIBS
LQFP48
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;体7
×
7
×
1.4 mm
塑料的热增强型非常薄四方扁平的封装;没有线索;
32个终端;体5
×
5
×
0.85 mm
VERSION
SOT313-2
SOT617-1
类型编号
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
2 47
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC16C752B
发送
FIFO
注册
D0–D7
IOR
IOW
RESET
数据总线
和
控制逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0–A2
CSA
CSB
注册
SELECT
逻辑
溢流
控制
逻辑
DTRA ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
INTA ， INTB
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aaa600
XTAL1
XTAL2
图1.框图。
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
3 47
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
42 VCC
40 CDA
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
37北卡罗来纳州
48 D4
47 D3
46 D2
45 D1
44 D0
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
SC16C752BIB48
7
8
9
30 INTA
29 INTB
28 A0
27 A1
26 A2
25北卡罗来纳州
CSA 10
公务员事务局11
北卡罗来纳州12
XTAL1 13
XTAL2 14
IOW 15
国开行16
GND 17
RXRDYB 18
IOR 19
DSRB 20
RIB 21
RTSB 22
CTSB 23
北卡罗来纳州24
002aaa601
图2 LQFP48引脚CON组fi guration 。
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CSA
27 D0
1号航站楼
索引区
1
2
3
4
5
6
7
8
25 CTSA
24 RESET
23 RTSA
22 OPA
21 INTA
20 INTB
19 A0
18 A1
17 A2
CTSB 16
002aaa950
皇家飞利浦电子股份有限公司2004版权所有。
SC16C752BIBS
（ TOP VIEW ）
XTAL1 10
XTAL2 11
IOW 12
GND 13
IOR 14
图3. HVQFN32引脚CON组fi guration 。
9397 750 14443
产品数据
牧师03 - 2004年12月14日
RTSB 15
CSB
9
26 V
CC
4 47
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2：
符号
A0
A1
A2
CDA ， CDB
引脚说明
针
LQFP48 HVQFN32
28
27
26
40, 16
19
18
17
-
TYPE
I
I
I
I
描述
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
载波检测（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑低电平这些引脚指示载体
已经由调制解调器检测到某个通道。这些输入的状态
是反映到调制解调器状态寄存器（ MSR ） 。
片选（低电平有效） 。
这些引脚使能之间的数据传输
用户CPU和SC16C752B用于信道（多个）处理。个人
UART的区段（ A，B）是通过在提供一个逻辑低寻址
相应的CSA和CSB引脚。
清除发送（低电平有效） 。
这些输入与关联
UART通道A和B的CTS引脚为逻辑0 （低电平）表示
调制解调器或数据集已准备好接受来自SC16C752B发送数据。
状态通过读取MSR测试[4]。这些引脚只影响发射
当自动CTS功能通过增强型启动接收操作
功能寄存器EFR [ 7 ]硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最低
显着的位，并在传输网络第一个数据位或接收串行数据流。
数据设置就绪（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑0（低）这两个引脚指示调制解调器
或数据集已经上电并准备好与UART的数据交换。该
这些输入状态反映到调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
UART通道A和B的逻辑0（低）这两个引脚指示
该SC16C752B处于开机状态并准备就绪。这些引脚可以控制
通过调制解调器控制寄存器。写逻辑1到MCR [ 0 ]将使DTR
输出为逻辑0 （低电平） ，使调制解调器。这些引脚的输出会
是写逻辑0 MCR [ 0 ] ，或在复位后为逻辑1 。
信号和电源地。
中断A和B （高电平有效） 。
这些引脚提供单独通道
中断INTA和INTB 。 INTA和INTB使能时， MCR [ 3 ]设置为
逻辑1时，中断源的中断使能寄存器（ IER ）启用。
中断条件包括：接收错误，可用的接收缓冲区的数据，
可用的发送缓冲区空间，或当检测到调制解调器状态佛罗里达州股份公司时。
INTA ， INTB在复位后为高阻态。
输入/输出读选通脉冲（低电平有效） 。
在高向低转换
IOR会加载一个内部寄存器去连接的地址位定义的内容
A0 -A2到SC16C752B数据总线（ D0-D7 ），用于通过外部CPU访问。
输入/输出写选通脉冲（低电平有效） 。
在一个低到高的转变
IOW会从外部CPU传输数据总线（ D0-D7 ）的内容
到时去定义网络地址位A0 -A2和CSA和内部寄存器
公务员事务局。
未连接。
CSA ， CSB
10, 11
8, 9
I
CTSA ，
CTSB
38, 23
25, 16
I
D0-D4,
D5-D7
DSRA ，
DSRB
44-48,
1-3
39, 20
27-31, 32,
1-2
-
I / O
I
DTRA ，
DTRB
34, 35
-
O
GND
INTA ， INTB
17
30, 29
13
21, 20
I
O
IOR
19
14
I
IOW
15
12
I
北卡罗来纳州
12, 24,
25, 37
-
-
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
5 47
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与
64字节的FIFO
牧师03 - 2004年12月14日
产品数据
1.描述
该SC16C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达
5兆位/秒（ 3.3 V和5 V ） 。该SC16C752B提供了增强的功能。它有一个
发送控制寄存器（ TCR ），其存储接收FIFO阈值电平
启动硬件和软件溢流控制时/停止传输。与FIFO
RDY寄存器，该软件得到TXRDY / RXRDY的状态在一所有四个端口
访问。片内的状态寄存器为用户提供错误指示，操作
状态，和调制解调器的接口的控制。系统的中断可能会进行调整，以满足用户
要求。内部环回功能使车载诊断。
UART的发送数据，发送给它通过外围8位总线，在TX信号和
在RX信号接收的字符。字符可以被编程为5 ，6，7 ，或
8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己的
基于一个可编程分频器和它的输入时钟所需的波特率。它可以
发送偶数，奇数或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到
休息，空闲或帧错误， FIFO溢流和奇偶校验错误。该变送器可
检测FIFO下溢流。该UART还包含调制解调器软件界面
控制操作，并具有软件溢流控制和硬件溢流控制
的能力。
该SC16C752B是塑料LQFP48和HVQFN32封装。
2.特点
s
双通道
s
引脚SC16C2550额外的增强功能兼容
s
高达5 Mbit / s的波特率（在3.3 V和5 V ， 2.5 V最大波特率
3 Mbit / s的）
s
64字节的发送FIFO
s
64字节的接收FIFO ，错误FL AGS
s
可编程的，可选择的发送和接收FIFO触发电平DMA
和中断产生
s
软件/硬件溢流控制
x
可编程XON / XOFF字符
x
可编程的自动RTS和自动CTS
s
可选的数据由佛罗里达州的Xon任何字符流恢复
s
接收和发送的数据为DMA的信令功能
s
支持5 V ， 3.3 V和2.5 V操作
s
5 V容限输入
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
s
s
s
s
s
s
s
s
s
s
s
s
s
软件可选波特率发生器
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
引脚和软件与SC16C752 ， TL16C752兼容
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
x
5 ，6，7 ，或8位的字符
x
偶，奇或无奇偶校验位的产生和检测
x
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ） 。
3.订购信息
表1：
订购信息
包
名字
SC16C752BIB48
SC16C752BIBS
LQFP48
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;体7
×
7
×
1.4 mm
塑料的热增强型非常薄四方扁平的封装;没有线索;
32个终端;体5
×
5
×
0.85 mm
VERSION
SOT313-2
SOT617-1
类型编号
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
2 47
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC16C752B
发送
FIFO
注册
D0–D7
IOR
IOW
RESET
数据总线
和
控制逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0–A2
CSA
CSB
注册
SELECT
逻辑
溢流
控制
逻辑
DTRA ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
INTA ， INTB
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aaa600
XTAL1
XTAL2
图1.框图。
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
3 47
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
42 VCC
40 CDA
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
37北卡罗来纳州
48 D4
47 D3
46 D2
45 D1
44 D0
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
SC16C752BIB48
7
8
9
30 INTA
29 INTB
28 A0
27 A1
26 A2
25北卡罗来纳州
CSA 10
公务员事务局11
北卡罗来纳州12
XTAL1 13
XTAL2 14
IOW 15
国开行16
GND 17
RXRDYB 18
IOR 19
DSRB 20
RIB 21
RTSB 22
CTSB 23
北卡罗来纳州24
002aaa601
图2 LQFP48引脚CON组fi guration 。
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CSA
27 D0
1号航站楼
索引区
1
2
3
4
5
6
7
8
25 CTSA
24 RESET
23 RTSA
22 OPA
21 INTA
20 INTB
19 A0
18 A1
17 A2
CTSB 16
002aaa950
皇家飞利浦电子股份有限公司2004版权所有。
SC16C752BIBS
（ TOP VIEW ）
XTAL1 10
XTAL2 11
IOW 12
GND 13
IOR 14
图3. HVQFN32引脚CON组fi guration 。
9397 750 14443
产品数据
牧师03 - 2004年12月14日
RTSB 15
CSB
9
26 V
CC
4 47
飞利浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2：
符号
A0
A1
A2
CDA ， CDB
引脚说明
针
LQFP48 HVQFN32
28
27
26
40, 16
19
18
17
-
TYPE
I
I
I
I
描述
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
载波检测（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑低电平这些引脚指示载体
已经由调制解调器检测到某个通道。这些输入的状态
是反映到调制解调器状态寄存器（ MSR ） 。
片选（低电平有效） 。
这些引脚使能之间的数据传输
用户CPU和SC16C752B用于信道（多个）处理。个人
UART的区段（ A，B）是通过在提供一个逻辑低寻址
相应的CSA和CSB引脚。
清除发送（低电平有效） 。
这些输入与关联
UART通道A和B的CTS引脚为逻辑0 （低电平）表示
调制解调器或数据集已准备好接受来自SC16C752B发送数据。
状态通过读取MSR测试[4]。这些引脚只影响发射
当自动CTS功能通过增强型启动接收操作
功能寄存器EFR [ 7 ]硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最低
显着的位，并在传输网络第一个数据位或接收串行数据流。
数据设置就绪（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑0（低）这两个引脚指示调制解调器
或数据集已经上电并准备好与UART的数据交换。该
这些输入状态反映到调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
UART通道A和B的逻辑0（低）这两个引脚指示
该SC16C752B处于开机状态并准备就绪。这些引脚可以控制
通过调制解调器控制寄存器。写逻辑1到MCR [ 0 ]将使DTR
输出为逻辑0 （低电平） ，使调制解调器。这些引脚的输出会
是写逻辑0 MCR [ 0 ] ，或在复位后为逻辑1 。
信号和电源地。
中断A和B （高电平有效） 。
这些引脚提供单独通道
中断INTA和INTB 。 INTA和INTB使能时， MCR [ 3 ]设置为
逻辑1时，中断源的中断使能寄存器（ IER ）启用。
中断条件包括：接收错误，可用的接收缓冲区的数据，
可用的发送缓冲区空间，或当检测到调制解调器状态佛罗里达州股份公司时。
INTA ， INTB在复位后为高阻态。
输入/输出读选通脉冲（低电平有效） 。
在高向低转换
IOR会加载一个内部寄存器去连接的地址位定义的内容
A0 -A2到SC16C752B数据总线（ D0-D7 ），用于通过外部CPU访问。
输入/输出写选通脉冲（低电平有效） 。
在一个低到高的转变
IOW会从外部CPU传输数据总线（ D0-D7 ）的内容
到时去定义网络地址位A0 -A2和CSA和内部寄存器
公务员事务局。
未连接。
CSA ， CSB
10, 11
8, 9
I
CTSA ，
CTSB
38, 23
25, 16
I
D0-D4,
D5-D7
DSRA ，
DSRB
44-48,
1-3
39, 20
27-31, 32,
1-2
-
I / O
I
DTRA ，
DTRB
34, 35
-
O
GND
INTA ， INTB
17
30, 29
13
21, 20
I
O
IOR
19
14
I
IOW
15
12
I
北卡罗来纳州
12, 24,
25, 37
-
-
9397 750 14443
皇家飞利浦电子股份有限公司2004版权所有。
产品数据
牧师03 - 2004年12月14日
5 47
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，与64字节
FIFO的
牧师05 - 2008年10月2日
产品数据表
1.概述
该SC16C752B是双通用异步接收器/发送器（ UART ）与
64字节的FIFO ，自动硬件/软件溢流控制和数据传输速率高达5兆比特/秒
（ 3.3 V和5 V ） 。该SC16C752B提供了增强的功能。它具有传输控制
寄存器（TCR ），其存储接收FIFO阈值级别时启动/停止传输
硬件和软件的溢流控制。与FIFO RDY寄存器，软件获取
TXRDY / RXRDY在一个访问的所有四个端口的状态。片内的状态寄存器提供
错误指示，运行状态和调制解调器接口控制的用户。系统
中断可以进行定制，以满足用户的要求。内部环回功能
允许车载诊断。
UART的发送数据，发送给它通过外围8位总线，在TX信号和
在RX信号接收的字符。字符可以被编程为5位， 6位，
7位或8位。 UART有一个64字节的接收FIFO和发送FIFO和可
程序中断，在不同的触发水平。 UART产生它自己所希望的
波特率根据可编程分频和它的输入时钟。它甚至可以发射，
奇或无奇偶校验， 1 ， 1.5或2个停止位。接收器可以检测到断线，闲置，或取景
错误， FIFO溢流和奇偶校验错误。该发射器可以检测到FIFO下溢流。该
UART还包含调制解调器控制操作的软件界面，并拥有软件
溢流控制和硬件溢流控制能力。
该SC16C752B是塑料LQFP48和HVQFN32封装。
2.特点
I
I
I
I
I
I
引脚SC16C2550额外的增强功能兼容
高达5 Mbit / s的波特率（在3.3 V和5 V ， 2.5 V最大波特率为3 Mbit / s的）
64字节的发送FIFO
64字节的接收FIFO ，错误FL AGS
可编程的，可选择的发送和接收FIFO触发电平DMA和
中断产生
软件/硬件溢流控制
N
可编程XON / XOFF字符
N
可编程的自动RTS和自动CTS
可选的数据由佛罗里达州的Xon任何字符流恢复
接收和发送的数据为DMA的信令功能
支持5 V ， 3.3 V和2.5 V操作
I
I
I
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
I
I
I
I
I
I
I
I
I
I
I
I
I
I
可承受5V电压输入专用管脚
1
软件可选波特率发生器
预分频器提供了额外的分频4个功能
工业级温度范围（-40
°C
+85
°C)
引脚和软件与SC16C752 ， TL16C752兼容
快速的数据总线访问时间
可编程的睡眠模式
可编程的串行接口特性
N
5位， 6位， 7位或8位的字符
N
偶，奇或无奇偶校验位的产生和检测
N
1 ，1.5或2个停止位
错误的起始位检测
在正常和睡眠模式，完整的状态报告功能。
行中止的产生和检测
内部测试和环回功能
完全中断优先级控制系统
调制解调器控制功能（ CTS ， RTS ， DSR ， DTR ， RI ，和CD ）
3.订购信息
表1中。
订购信息
包
名字
SC16C752BIB48
SC16C752BIBS
LQFP48
HVQFN32
描述
塑料低廓四方扁平的封装; 48线索;体7
×
7
×
1.4 mm
塑料的热增强型非常薄四方扁平的封装;没有线索;
32个终端;体5
×
5
×
0.85 mm
VERSION
SOT313-2
SOT617-1
类型编号
1.
为数据总线，D7到D0 ，见
表24 “极限参数” 。
NXP B.V. 2008保留所有权利。
SC16C752B_5
产品数据表
牧师05 - 2008年10月2日
2 47
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
4.框图
SC16C752B
发送
FIFO
注册
数据总线
和
控制
逻辑
溢流
控制
逻辑
发送
移
注册
TXA ， TXB
D0到D7
IOR
IOW
RESET
互连公交线路
和
控制信号的
接受
FIFO
注册
接受
移
注册
RXA ， RXB
A0至A2
CSA
CSB
注册
SELECT
逻辑
溢流
控制
逻辑
DTRA ， DTRB
RTSA ， RTSB
OPA ， OPB
调制解调器
控制
逻辑
INTA ， INTB
TXRDYA ， TXRDYB
RXRDYA ， RXRDYB
打断
控制
逻辑
时钟和
波特率
发电机
CTSA ， CTSB
RIA ， RIB
CDA ， CDB
DSRA ， DSRB
002aaa600
XTAL1
XTAL2
图1 。
框图
SC16C752B_5
NXP B.V. 2008保留所有权利。
产品数据表
牧师05 - 2008年10月2日
3 47
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.管脚信息
5.1钢钉
43 TXRDYA
39 DSRA
38 CTSA
40 CDA
42 V
CC
41 RIA
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OPB
1
2
3
4
5
6
7
8
9
37北卡罗来纳州
36 RESET
35 DTRB
34 DTRA
33 RTSA
32 OPA
31 RXRDYA
30 INTA
29 INTB
28 A0
27 A1
26 A2
25北卡罗来纳州
北卡罗来纳州24
002aaa601
002aaa950
46 D2
IOW 15
48 D4
47 D3
45 D1
国开行16
SC16C752BIB48
CSA 10
公务员事务局11
北卡罗来纳州12
XTAL1 13
XTAL2 14
GND 17
RXRDYB 18
IOR 19
DSRB 20
RIB 21
RTSB 22
CTSB 16
CTSB 23
图2 。
引脚CON组fi guration为LQFP48
44 D0
32 D5
31 D4
30 D3
29 D2
28 D1
D6
D7
RXB
RXA
TXA
TXB
OPB
CSA
1
2
3
4
5
6
7
8
XTAL1 10
XTAL2 11
IOW 12
GND 13
IOR 14
RTSB 15
9
27 D0
1号航站楼
索引区
26 V
CC
25 CTSA
24 RESET
23 RTSA
22 OPA
21 INTA
20 INTB
19 A0
18 A1
17 A2
SC16C752BIBS
CSB
透明的顶视图
图3 。
引脚CON组fi guration的HVQFN32
SC16C752B_5
NXP B.V. 2008保留所有权利。
产品数据表
牧师05 - 2008年10月2日
4 47
恩智浦半导体
SC16C752B
5 V ， 3.3 V和2.5 V双UART ， 5兆比特/秒（最大） ，64字节FIFO
5.2引脚说明
表2中。
符号
A0
A1
A2
CDA
国开行
引脚说明
针
LQFP48 HVQFN32
28
27
26
40
16
19
18
17
-
-
I
I
I
I
i
地址0选择位。
内部寄存器地址选择。
地址1选择位。
内部寄存器地址选择。
地址2选择位。
内部寄存器地址选择。
载波检测（低电平有效） 。
这两个输入与UART相关
通道A和B的逻辑低电平这些引脚表明承运人已
由调制解调器检测到某个通道。这些输入的状态反映到
调制解调器状态寄存器（ MSR ） 。
片选（低电平有效） 。
这些引脚使用户之间的数据传输
CPU和SC16C752B用于信道（多个）处理。每个UART
部分（ A，B）是通过在相应的CSA提供一个逻辑低寻址
和CSB引脚。
清除发送（低电平有效） 。
这两个输入与UART相关
通道A和B的逻辑0（低）的CTS引脚指示调制解调器或
数据集已准备好接受来自SC16C752B发送数据。状态可以是
通过读取MSR [4]测试。这些引脚仅影响发送和接收
当自动CTS功能通过增强型功能使操作
注册EFR [ 7 ]硬件溢流控制操作。
数据总线（双向） 。
这些引脚8位，三态数据总线
将信息传送到或从控制的CPU。 D0是最显着的
位和一个发送的网络连接第一个数据位或接收串行数据流。
TYPE
描述
CSA
CSB
10
11
8
9
I
I
CTSA
CTSB
38
23
25
16
I
I
D0
D1
D2
D3
D4
D5
D6
D7
DSRA
DSRB
44
45
46
47
48
1
2
3
39
20
27
28
29
30
31
32
1
2
-
-
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I
I
数据设置就绪（低电平有效） 。
这些输入与关联
UART通道A和B的逻辑0（低）这两个引脚指示调制解调器或
数据集已经上电并准备好与UART的数据交换。国家
这些投入是反映到调制解调器状态寄存器（ MSR ） 。
数据终端就绪（低电平有效） 。
这两个输出与相关联的
UART通道A和B的逻辑0（低）这两个引脚说明
该SC16C752B处于开机状态并准备就绪。这些引脚可以通过控制
调制解调器控制寄存器。写逻辑1到MCR [ 0 ]将使DTR输出
逻辑0（低） ，使调制解调器。这些引脚的输出为逻辑1
后写入逻辑0 MCR [ 0 ] ，或复位后。
信号和电源地
中断A和B （高电平有效） 。
这些引脚提供单独通道
中断INTA和INTB 。 INTA和INTB使当MCR [ 3 ]被设定为一个
逻辑1时，中断源的中断使能寄存器（ IER ） 。
中断条件包括：接收错误，可用的接收缓冲区的数据，
可用的发送缓冲区空间，或当检测到调制解调器状态佛罗里达州股份公司时。 INTA ，
INTB在复位后为高阻态。
输入/输出读选通脉冲（低电平有效） 。
在IOR高向低转换
将加载一个内部寄存器德通过网络地址定义的内容，位A0到A2
到SC16C752B数据总线（D0至D7 ），用于通过外部CPU访问。
NXP B.V. 2008保留所有权利。
DTRA
DTRB
34
35
-
-
O
O
GND
INTA
INTB
17
30
29
13
21
20
I
O
O
IOR
19
14
I
SC16C752B_5
产品数据表
牧师05 - 2008年10月2日
5 47
QQ：2881677436 复制
