飞利浦半导体
产品speci fi cation
四路通用异步接收器/发送器（夸脱）
SC26C94
位置，它认为它的地址位和负载的字符
RXFIFO并设置RXRDY位在状态寄存器。用户
通常会设置为接收中断发生在RXRDY为好。
（所有字符的奇偶校验位被设置为0将被忽略） 。该
在从站本地处理器将读取的“地址”字符
刚刚收到。当地的处理器将测试地址匹配
这个站，如果发生匹配时，将启用本地接收器和
收到下面的数据字符。主人通常会
遵循一个地址字符（ S）的数据字符。由于数据
由主机发送的字符都会有自己的奇偶校验位设置为
零，车站比寻址的一个（多个）其他会忽略该数据。
注：地址和数据域之间的时间必须是
够为本地处理器来测试地址字符
并且使接收器。在位时间接近10微秒这可能
开始是一个关注点。
奇偶（地址/数据）位应不会改变，直到最后
地址的停止位被发送。同样， A / D位应
不能改变，解决，直到最后一个停止位已发送。
这两个条件将通过在有源TxEMT比特来表示
在SR 。
校验位是不是TxFIFO的一部分。它是在发送器中的状态
机。然而，它可以在FIFO进行控制，如果5 ， 6或7位
数据是通过使用6,7或8位的字符传输。最
那么显著位将在“奇偶校验”的位置，并代表
A / D位。 UART的设计却是基于，对A / D位
从MR寄存器进行控制。
奇偶应立即之前的数据字节被改变
将被加载到发射机。
A发送的字符由一个起始位，编程
数据的数量和停止位和一个“地址/数据”位。奇偶
位用作地址或数据指示符。 A / D转换的极性
位是通过将MR1 [2]至零或1;零表示
当前字节是数据，而1表示当前字节是
解决。 A / D转换位（奇偶校验）的期望极性应
TXFIFO中加载之前编程。
接收机应的第一数据的开始之前被激活
位。所需要的时间依赖于该中断延迟
从接收器。发射机能够立即开始数据
之后的地址字节已发送。
而在这种模式下，接收机连续地着眼于所接收到的
数据流，无论是启用还是禁用。如果禁用了，它集
RXRDY状态位和加载的性格在RXFIFO如果
接收到的A / D位是1 ，但丢弃所接收的字符，如果
接到A / D位为0 。如果启用，所有接收到的字符
然后将其转移到经RXFIFO CPU中。在任一情况下，数据
位被加载在数据FIFO中，同时将A / D位被设置在所述加载
状态FIFO位置通常用于奇偶错误（SR [5]） 。取景
错误，溢出错误，而且间隔检测正常运作是否
不接收器被启用。
中断优先级系统
中断控制的夸脱已被设计为提供
非常低的中断服务开销控制处理器
同时保持高度灵活性在设置
中的不同的功能块产生的中断的重要性
该设备。
这是通过使夸脱的各功能来实现（18
总计），这可能会引起中断，产生一个可变数字
其中包含的源极，信道号码的识别码和
严重级别。此代码进行比较（在X1时钟速率或X1
时钟速率的1/2 ），以中断阈值。当中断功能
荷兰国际集团源产生一个代码，在数值上比大
中断阈值时， IRQN断言
这被称作投标过程。中标的包含，
在不同的领域，中标人的所有特征。这
数据可以以多种方式操纵控制处理器被用于
服务所需的正确的类型和数量（通常是
业务金额是指字节写入传输数
米特或从接收器读取） 。进入中标人
通过CIR （当前中断寄存器）所提供，中断向量，
修改中断向量和全局寄存器。
注： IRQN基本上是平的输出。它会主动上
中断状态，直到所有的中断源都保持活跃
服务。
IRQN被设计为一个开漏低有效电平输出。它会
仲裁系统的控制下变低并保持低
直到仲裁已经确定，没有更多的资源要求
服务。
当只有一个接收或发射被中断，所以能够看到
IRQN断言不止一次如果，在一个访问FIFO ，则
岑输入无效时为X1时钟或X1的两个以上的周期
如果该功能被激活除以2 。
IACKN可以被认为是一种特殊的读出输入。驾驶IACKN
低将更新CIR ，然后读取中断向量寄存器
或者中断向量寄存器修改的CIR 。
中断仲裁的功能描述
对于本说明书的目的， “源”是18中的任一项
QUART电路可能会产生一个中断。夸脱
包含18来源，可能会导致中断：
1.四接收数据FIFO填充函数。
2.四个接收机间隔检测功能。
3.四发射器FIFO空间可用的功能。
“状态更改的”四四探测器。
5.两个计数器/定时器。
在每个源的中断逻辑会产生一个数字代码，
确定其优先级中断状态目前正在申请中。此代码
进行比较，以通过可编程的中断阈值
仲裁逻辑，确定该IRQN应当被认定。
仲裁逻辑唯一的判断中断源
已获准通过IMR （中断屏蔽投标
注册） 。
仲裁逻辑产生一个值，该值的串联
的信道号，中断类型， FIFO填充电平的和用户定义
场。通道号和中断类型字段是硬连接。
在“申奥仲裁”的过程，从启动源所有投标
呈现，同时，向内部中断总线。该
出价系统和格式中更详细地讨论
下面的章节。
输入输出（ I / O）引脚
有16多采用针;四为每个UART 。这些引脚
通过输入端口寄存器（ IPR） ， I / O端口访问和控制
控制寄存器（ I / OPCR ） ，输入端口更改寄存器（ IPCR ） ，和
输出端口寄存器（ OPR ） 。它们可以被单独编程
为输入或输出。见表5 。
I / O0x和I / O1x引脚具有状态检测的变化。的变化
状态检测器采样输入端口每26.04μs （与X1
在3.686400MHz时钟），并且如果该引脚设置的改变位在IPCR
已经改变了自上次读取。无论引脚
编程为输入或输出的变化检测器仍然工作
并据此报告的变化。看到的寄存器描述
I / O端口的详细使用这些功能。
在IPCR的读复位I / O COS （状态改变）探测器。
1995年5月1日
9
