添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第296页 > SC26C94C1A > SC26C94C1A PDF资料 > SC26C94C1A PDF资料1第6页
飞利浦半导体
产品speci fi cation
四路通用异步接收器/发送器(夸脱)
SC26C94
注意事项:
1.寄存器不能由硬件复位上电复位明确
随机。
2.在X1 / CLK除以2的所有电路接收,除了分频时钟
波特率发生器和状态变化的探测器。
定时电路
定时块由一个晶体振荡器,一个波特率的
发电机,上电/掉电逻辑和除以2选择。密切
与定时块相关联的是两个16位的定时器/计数器;一
每个DUART 。
振荡器
晶体振荡器的工作,直接从的3.6864MHz晶振
连接到X1 / CLK和X2的输入端以最小的
的外部元件。如果适当的外部时钟
频率是可用的,它可以被连接到X1 / CLK 。如果外部
时钟用于晶体代替,X必须被驱动和X2左
在图11中浮动所示的时钟作为基本定时
波特率发生器( BRG ) ,计数器/定时器和参考
其他的内部电路。时钟频率,在规定的范围内
的电气规范,必须即使内部供给
BRG未使用。
X1引脚总是提供时钟为波特率发生器。
X1引脚还具有一个特点,使得它可以被2分
两分频模式,必须始终使用时的X1引脚
4MHz以上。波特率发生器提供的标准费率
当X1为的3.6864MHz 。在2分频模式下,所有电路
由两个时钟接收鸿沟,除了波特率发生器和I / O
状态变化的pin探测器。 7.3738MHz的时钟标准一倍
波特率。
波特率发生器
波特率发生器由振荡器或外部经营
时钟输入并能够产生18常用数据的
通讯波特率范围从50到38.4K波特。该
18 ,BRG率被分组在两个组。 18八都
常见到每个组。该集团选择由ACR控制[ 7 ] 。
见波特率表3.从BRG时钟输出的
16X的实际波特率。计数器/定时器可以用作定时器
由递减计数,以产生一个16X时钟为任何其它的波特率
晶振时钟或外部时钟。时钟选择允许
独立的选择,通过任何的接收器和发送器,
这些波特率或外部定时信号。
计数器/定时器
计数器定时器是一个16位可编程分频器工作在
1的三种模式:计数器,计时器,超时。在定时器模式下,
产生一个方波。在计数器模式下,它会产生一个时间
延时。在超时模式下,监控接收之间的时间
字符。了C / T使用加载到数字
计数器/定时器的低地址寄存器( CTLR )和计数器/定时器上
注册( CTUR )作为除数。
有在夸脱2计数器/定时器;一个用于每个块。
计数器/定时器的时钟源和运作模式(计数器或
定时器)被选中的辅助控制寄存器位6 4
(ACR [6:4 ])。可以用于一个波特率计数器/定时器的输出
速率和/或可以被输出到I / O引脚对某些外部函数
这可能是完全无关的数据传输。该
计数器/定时器还设置了中断计数器/定时器就绪位
状态寄存器( ISR)时,其输出电压从1到0 。
A寄存器中读出的地址(见表1)则保留发出启动
计数器/定时器命令,第二读出寄存器地址为
版权所有发出停止命令。 D的值(7 :0)被忽略。
START命令总是加载CTUR , CTLR的内容
计数寄存器。停止命令总是重置
ISR ( 3 )在中断状态寄存器位。
功能模块
在夸脱由四个飞利浦半导体
行业标准的UART ,每个具有独立的发送和
接收通道。
基本的UART细胞在夸脱配置了8字节的
接收FIFO和8个字节的发送FIFO中。硬件支持
基于可用的字节数的中断优先级仲裁
在发送和接收FIFO ,计数器/定时器,状态变化
检测,间隔检测或接收错误。试图把一个全
FIFO或弹出一个空的FIFO不影响计数。
波特率发生器
在QUART使用的波特率发生器是一样的
在其他飞利浦半导体工业标准UART使用。它
提供18个基本的波特率从50波特率为38,400波特。它有
得到增强,提供230,400提供其他波特率高达
波特基于3.6364MHz时钟;用8.0MHz的时钟速率
500K波特率。其他费率可通过设置BRG率较高
地址2D十六进制或设置测试1地址39进制。请参阅表
3.这两种模式通过写入00或01向控制
针对以上。它们都设置为00复位。从RX和
TX时钟收益率至1MHz的16X模式。
框图
如图所示的框图中,夸脱包括:数据总线
缓冲器,中断控制,操作控制,定时,和四个接收器
和发射器通道。四个信道被划分成两个
不同的块,每个块独立于其它的。
通道块
有两个块(块图) ,每个都包含两套
接收器/发送器。在下面的讨论中,描述
适用于A座,其中包含通道a和b。然而,该
同样的信息适用于所有通道块。
数据总线缓冲器
数据总线缓冲器提供的外部之间的接口
内部数据总线。它是由操作控制块来控制
允许读取和写入操作采取控制的地方
CPU和夸脱。
操作控制
操作控制逻辑接收来自操作命令
CPU和产生适当的信号,内部部分,以
控制设备操作。它包含地址译码和读取,并
写电路,以通过微处理器允许通信
数据总线缓冲器。由CPU执行的功能读出和
写入操作时,如表1所示。
模式寄存器( MR)的0 , 1和2是通过一个地址进行访问
计数器。该计数器是通过复位或命令1X设置为一(1 )
命令寄存器与其他兼容飞利浦
半导体软件。它是通过一个命令的Bx设置为0至
命令寄存器(CR)。地址计数器加用
每个接入到MR ,直到它达到2此时将其保持在
2.所有后续访问的MR将是MR2 ,直到MR
计数器被重置或MR计数器指令而改变。
该模式寄存器控制UART的基本配置
通道。有一个用于每个UART 。 (发送器/接收器对)
1995年5月1日
6

深圳市碧威特网络技术有限公司