30兆赫
AC电气特性
（见注1和4
图1
THRU
图5
) V
CC
e
5 0V
g
的10％ ，除非另有指定的T
A
e
0 ℃
a
70℃下
HPC46083 HPC46003
b
40℃
a
85℃ HPC36083 HPC36003
b
40℃
a
105℃ HPC26083 HPC26003
b
55 ℃
a
125℃ HPC16083 HPC16003 （续）
符号和公式
t
DC1ALER
地址周期
t
DC1ALEF
t
DC2ALER
e
t
C
a
20
t
DC2ALEF
e
t
C
a
20
t
LL
e
t
C
b
9
t
ST
e
t
VP
e
t
ARR
e
读周期
t
RD
e
t
RW
e
t
DR
e
t
C
b
7
t
C
b
5
t
C
b
5
t
C
a
WS
b
39
t
C
a
WS
b
14
t
C
b
15
参数
延迟从长江基建上升沿到ALE上升沿
延迟从长江基建上升沿到ALE下降沿
延迟从CK2上升沿到ALE上升沿
从CK2延迟下降沿到ALE的下降沿
ALE脉冲宽度
地址设置有效ALE下降沿之前
地址持有有效的ALE下降沿后
ALE下降沿到RD下降沿
数据输入有效地址后，输出有效
数据输入有效RD下降沿后
RD脉冲宽度
数据输入保持有效RD上升沿之后
总线RD上升沿之后启用
ALE下降沿到WR下降沿
WR脉冲宽度
数据输出有效WR上升沿之前
数据持有效WR上升沿后
ALE下降边缘到RDY的下降沿
RDY脉冲宽度
66
85
0
51
28
101
94
7
33
35
24
9
11
12
100
60
民
0
0
最大
35
35
37
37
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（注6 ）
笔记
（注1 2 ）
（注1 2 ）
（注2 ）
（注2 ）
t
加
e
t
C
a
WS
b
32
t
RDA
e
t
C
b
15
t
ARW
e
t
C
b
5
写
周期
t
WW
e
t
V
e
t
HW
e
准备
输入
t
DAR
e
t
RWP
e
t
C
t
C
a
WS
b
15
t
C
a
WS
b
5
t
C
b
10
t
C
a
WS
b
50
记
C
L
e
40 pF的
注1
这些交流特性上具有50％的占空比CKI和与CKO王氏上升和下降小于15 pF负载保证与外部时钟驱动器
时间（T
CKIR
和T
CKIL
）上CKI输入小于2 5纳秒
注2
不要用这些参数设计，除非长江基建驱动以积极的信号，如果使用的是无源晶振电路的稳定性，如果既不能保证
CKI或CKO被连接到任何外部逻辑比晶体电路的无源元件等
注3
t
HAE
是只具备病例有HLD下降沿发生在它目前的CPU周期内执行被接受的最晚时间。如果HLD下降
边缘发生后吨
HAE
只要（ 3吨
C
a
4WS
a
72 t
C
a
100 ），这取决于以下CPU的指令周期的等待状态，并准备投入可能发生
注4
WS吨
等待
c
（预编程的等待状态数）的最小值和最大值是由最大操作频率吨计算
C
e
30兆赫
有一个等待状态编程
注5
由于仿真限制
实际的限制会更好
注6
这是由设计保证，而不是测试
长江基建输入信号特征
上升和下降时间
占空比
TL DD 8801-35
TL DD 8801 - 36
图1 CKI输入信号
TL DD 8801 - 38
图2输入和输出的AC测试
记
AC测试输入在V驱动
IH
对于逻辑' 1 '和V
IL
为逻辑“ 0 ”输出定时测量是在2 0V提出了逻辑' 1'， ' 0 8V的逻辑
‘‘0’’
6
