位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1001页 > HYS64D64020HBDL-5-C > HYS64D64020HBDL-5-C PDF资料 > HYS64D64020HBDL-5-C PDF资料2第19页
HYS64D64020[H/G]BDL–[5/6]–C
小外形封装DDR SDRAM模块
电气特性
3.3
表13
参数
AC特性
AC时序 - 绝对规格PC3200和PC2700
符号
分钟。
–5
DDR400B
马克斯。
+0.5
+0.6
0.55
0.55
8
12
12
—
—
—
—
+0.7
+0.7
1.25
+0.40
+0.50
分钟。
–0.7
–0.6
0.45
0.45
6
6
7.5
0.45
0.45
2.2
1.75
–0.7
–0.7
0.75
—
—
–6
DDR333
马克斯。
+0.7
+0.6
0.55
0.55
12
12
12
—
—
—
—
+0.7
+0.7
1.25
+0.40
+0.50
ns
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
单位注/
条件
1)
从CK / CK DQ输出访问时间
从CK / CK DQS输出访问时间
CK高电平宽度
CK低电平宽度
时钟半周期
时钟周期时间
t
AC
t
DQSCK
t
CH
t
CL
t
HP
t
CK
–0.5
–0.6
0.45
0.45
5
6
7.5
t
CK
t
CK
ns
ns
ns
ns
ns
ns
ns
ns
ns
分钟。 （
t
CL
,
t
CH
)
分钟。 （
t
CL
,
t
CH
） NS
CL = 3.0
2)3)4)5)
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)6)
DQ和DM输入保持时间
DQ和DM输入建立时间
控制和地址。输入脉冲宽度（每
INPUT）
DQ和DM输入脉冲宽度（每个输入）
从CK / CK数据输出高阻抗的时间
从CK / CK数据输出低阻抗时间
写命令1
st
DQS闭锁过渡
DQS -DQ歪斜（ DQS和DQ相关
信号）
数据保持倾斜因子
DQ / DQS输出保持时间
t
DH
t
DS
t
IPW
t
DIPW
t
HZ
t
LZ
t
DQSS
t
DQSQ
t
QHS
0.4
0.4
2.2
1.75
—
–0.7
0.72
—
—
2)3)4)5)6)
2)3)4)5)7)
2)3)4)5)7)
2)3)4)5)
t
CK
ns
ns
ns
TFBGA
2)3)4)5)
TFBGA
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
t
QH
DQS输入低（高）脉冲宽度（写周期）
t
DQSL ，H
DQS下降沿到CK建立时间（写周期）
t
DSS
DQS下降沿持有CK时间（写
t
DSH
循环）
模式寄存器设置命令周期时间
写序言建立时间
写后同步
写序言
地址和控制输入建立时间
t
HP
–
t
QHS
0.35
0.2
0.2
2
0
0.40
0.25
0.6
0.7
—
—
—
—
—
0.60
—
—
—
—
—
0.35
0.2
0.2
2
0
0.40
0.25
0.75
0.8
0.75
0.8
—
—
—
—
—
0.60
—
—
—
—
—
t
CK
t
CK
t
CK
t
CK
ns
t
MRD
t
WPRES
t
WPST
t
WPRE
t
IS
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
t
CK
t
CK
ns
ns
ns
ns
快速压摆率
3)4)5)6)10)
慢速回转
率
3)4)5)6)10)
快速压摆率
3)4)5)6)10)
地址和控制输入保持时间
t
IH
0.6
0.7
慢速回转
率
3)4)5)6)10)
数据表
19
修订版1.1 ， 2004-05
