位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1054页 > HYS64D64020GBDL-6-B > HYS64D64020GBDL-6-B PDF资料 > HYS64D64020GBDL-6-B PDF资料1第17页
HYS64D64020GBDL–[5/6/7/8]–B
小外形封装DDR SDRAM模块
AC特性
表10
参数
AC时序 - 绝对规格-8 / -7
（续）
符号
–8
DDR200
分钟。马克斯。
阅读序言
分钟。
0.9
NA
NA
0.40
65
75
20
20
20
15
15
1
—
75
200
—
0.60
—
—
—
—
—
—
—
—
—
—
—
7.8
–7
DDR266A
马克斯。
1.1
单位注/
测试Conditio
n
1)
t
RPRE
0.9
t
RPRE1.5
0.9
1.5
50
70
80
20
20
20
15
15
1
2
80
200
—
1.1
1.1
—
t
CK
t
CK
ns
CL > 1.5
2)3)4)5)
CL = 1.5
2)3)4)5)11)
2)3)4)5)12)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
t
RPRES
阅读后同步
t
RPST
至预充电命令
t
RAS
要积极主动/自动刷新命令期
t
RC
自动刷新主动/自动刷新命令
t
RFC
阅读序言建立时间
期
0.40 0.60
—
—
—
—
—
—
—
—
—
—
—
7.8
t
CK
ns
ns
ns
ns
ns
ns
ns
120E+3 45
120E + 3纳秒
t
RCD
预充电命令期
t
RP
主动到Autoprecharge延迟
t
RAP
活跃银行A到活动组B命令
t
RRD
写恢复时间
t
WR
自动预充电写恢复+预充电时间
t
DAL
内部写读命令延迟
t
WTR
t
WTR1.5
退出自刷新非读命令
t
XSNR
退出自刷新读取命令
t
XSRD
平均周期刷新间隔
t
REFI
ACTIVE读取或写入延迟
1) 0
°
C
≤
T
A
≤
70
°
C;
V
DDQ
= 2.5 V
±
0.2 V,
V
DD
= +2.5 V
±
0.2 V
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)13)
(
t
wr
/
t
CK
) + (
t
rp
/
t
CK
)
t
CK
t
CK
t
CK
ns
CL > 1.5
2)3)4)5)
CL = 1.5
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)14)
t
CK
s
2 ）输入转换率
≥
1 V / ns的为DDR400 ， DDR333 ， DDR266和= 1 V / ns的为DDR200
3）将CK / CK输入参考电平（用于定时参考CK / CK）为在该点CK和CK横：输入参考
比CK / CK等信号水平，是
V
REF
。 CK / CK摆率
≥
1.0 V / ns的。
4 ）输入无法识别为有效，直到
V
REF
稳定。
5）输出定时基准电平，如在AC特性指示的定时基准点测量（注3）是
V
TT
.
6 ）这些参数保证设备定时，但它们不必在每台设备上进行测试。
7)
t
HZ
和
t
LZ
转换发生在相同的访问时间窗作为有效数据的转换。这些参数未提及
到一个特定的电压电平，但指定当该装置已不再是驱动（HZ） ，或者开始驱动（LZ） 。
8 ）的具体要求是， DQS有效（高，低，或对一些有效的过渡或在此CK边缘前点） 。
一个有效的过渡被定义为单调的，并满足该设备的输入端电压变化率规范。当没有被写入
以前在总线上的进步， DQS将过渡给Hi -Z为逻辑低电平。如果先前写在进步，
DQS可以是高，低，或转换从高电平变为低电平，此时，根据
t
DQSS
.
9 ）的最大限制这个参数不是一个设备的限制。该器件采用此参数的更大的价值，但
系统性能（总线周转）相应降低。
10 ）快速压摆率
≥
1.0 V / ns的，缓慢的回转率
≥
0.5 V / ns到< 1 V / ns的为命令/地址和CK & CK摆率> 1.0 V /
NS ，测得的
V
OH （ AC）
和
V
OL （AC）的
.
11 ）被支撑在仅DDR200设备CAS延时1.5操作
12)
t
RPRES
被定义为CL = 1.5运转
13）对于每一个条款，如果尚未的整数，舍入到下一个最高的整数。
t
CK
等于实际的系统时钟
周期时间。
14 ）最多八个自动刷新命令可以发布到任何给定的DDR SDRAM器件。
数据表
17
V1.0, 2003-08
