位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2085页 > MC9328MXSCVF10R2 > MC9328MXSCVF10R2 PDF资料 > MC9328MXSCVF10R2 PDF资料1第22页
特定网络阳离子
3.9.2.4 DTACK写周期DMA启用
5
地址
1
CS5
可编程
最小为0ns
可编程
最小为0ns
3
10
2
EB
11
4
RW
7
OE （高电平）
DTACK
6
9
12
8
数据总线
（输出到i.MX ）
图9. DTACK写周期DMA启用
表16.写周期DMA启用： WSC = 111111 ， DTACK_SEL = 0 ， HCLK = 96MHz的
3.0 ± 0.3 V
数
1
2
3
4
5
6
7
8
9
10
11
12
特征
最低
CS5断言时间
EB断言时间
CS5脉冲宽度
RW否定前CS5被否定
解决不活跃CS否定后
DTACK断言后CS5断言
DTACK断言RW否定
后RW否定数据保持时间
数据准备CS5后置
CS去激活下一个CS活跃
CS否定后EB否定
DTACK脉冲宽度
见注3
见注3
3T
1.5T-2.44
–
–
2T+2.37
1.5T-3.99
–
T
0.5T
1T
最大
–
–
–
1.5T-0.8
0.3
1019T
3T+6.6
–
T
–
0.5T+0.5
3T
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
注意：
1. DTACK断言装置DTACK变为低电平。
2， T是系统时钟周期。 （ 96 MHz系统时钟，T = 10.42纳秒）
3. CS5断言可以通过CSA位来控制。 EB断言还可以通过在CS5L寄存器WEA的位进行编程。
4.地址变为有效和RW断言在写存取周期的开始。
当CS5被编程为使用内部等待状态5.外部DTACK输入要求被淘汰。
MC9328MXS超前信息，牧师0
22
飞思卡尔半导体公司
