布局实践
该MBMR [ GPLB4DIS ] ， PAPAR ， PADIR ， PBPAR ， PBDIR ， PCPAR和PCDIR应与被配置
在强制值
表6
在复位后，变为非触发的启动代码。
MPC852T的表6.强制复位配置
注册/配置
HRCW
（硬件复位配置字）
SIUMCR
（ SIU模块配置寄存器）
MBMR
（计算机B模式寄存器）
PAPAR
（端口A引脚分配寄存器）
PADIR
（ A口数据方向寄存器）
PBPAR
（端口B引脚分配寄存器）
HRCW [ DBGC ]
场
价值
（ BINARY ）
X1
SIUMCR [ DBGC ]
X1
MBMR[GPLB4DIS}
0
PAPAR[4-7]
PAPAR[12-15]
PADIR[4-7]
PADIR[12-15]
PBPAR[14]
PBPAR[16-23]
PBPAR[26-27]
PBDIR[14]
PBDIR[16-23]
PBDIR[26-27]
PCPAR[8-11]
PCDIR[14]
PCDIR[8-11]
PCDIR[14]
0
1
0
PBDIR
（ B口数据方向寄存器）
1
PCPAR
（端口C引脚分配寄存器）
PCDIR
（ C口数据方向寄存器）
0
1
11布局实践
每个V
DD
引脚上的MPC852T应提供一个低阻抗路径板的供应。每个GND
销同样应该具有低阻抗接地路径。电源引脚驱动不同的组
的芯片上的逻辑。在V
DD
电源应采用旁路至少四个0.1 μF旁路电容到地
位于尽可能接近到封装的四个侧面。每块板的设计应定性和
如果需要额外的适当的去耦电容应使用。电容器引线及相关印刷
电路走线连接到芯片V
DD
和GND应保持在每个电容的引线不到半英寸。在一
最低限度，一个四层板采用两个内层为V
DD
平面和接地平面应该被使用。
所有输出引脚上的MPC852T有快速的上升和下降时间。印刷电路（ PC）的迹线互连长度
应尽量减少，以减少冲和反射，这些快速输出开关时间造成。这
建议特别适用于地址总线和数据总线。 6英寸最大PC走线长度
推荐使用。电容的计算应考虑所有设备的负载，以及寄生电容的
PCB板走线引起。注意合理的PCB布局和旁路成为具有较高的系统尤其重要
容性负载，因为这些负载创建在V更高的瞬态电流
DD
和GND电路。拉起所有未使用
输入或信号复位过程中的投入。特别应注意尽量减少对PLL的噪声水平
MPC852T硬件规格，版本3.1
12
飞思卡尔半导体公司
