麦克雷尔
发条
SY89429V
编程接口
编程器件时，通过适当完成
配置内部分隔，以产生所希望的
频率处的输出。输出频率可以是
代表的这个公式：
M
值为fXTAL
FOUT = （
)x
8
N
其中f
XTAL
是晶体频率， M是环路除法
模量，和N是输出分频器模量。应注意的是
可以选择的M值，使得在PLL无法
实现循环锁定。为了避免这种情况，始终确保M是
选择为200
≤
M
≤
400为16MHz的输入参考。
M [ 8：0]和N [ 1：0] ，通常在上电时指定一次，
通过并行接口，然后可能再次通过
串行接口。这种方法允许设计师带来
向上以一个频率的应用程序，然后改变或细
调的时钟，以控制串行接口的能力
变得可用。为了最大限度地减少在频率瞬变
域，输出应在最小步长大小而变化
可能。
T2
0
0
0
0
1
1
1
1
T1
0
0
1
1
0
0
1
1
T0
0
1
0
1
0
1
0
1
高
FREF
TEST
数据输出 - 最后位SR
FOUT / FOUT
FVCO
÷
N
FVCO
÷
N
FVCO
÷
N
FVCO
÷
N
FVCO
÷
N
FVCO
÷
N
S_
时钟
÷
N
FVCO
÷
N
M计数器输出
FOUT
低
S_
时钟
÷
M
FOUT
÷
4
测试输出为几个中的一个提供可见性
内部节点（如通过T测定[1：0 ]中的串行比特
配置流）。它不是通过平行配置的
界面。虽然它是可以选择的节点
表示FOUT ，将TTL输出可能不能够切换
足够快一些的更高的输出频率。在T2 ，
T1 ， T0配置锁存器预设为000时， P
●负载
低，从而使FOUT输出作为无抖动成为可能。
串行配置端口可用于选择的所述一个
复用功能该引脚。
测试寄存器装入的前三个比特， N个
注册到未来两年的M寄存器与八强
对S_数据流的比特
数据
输入。对于每个寄存器
最显著位被首先加载（T2， N1和M8） 。
当T [2：0 ]被设定为100的SY89429V被置于PLL的
旁路模式。在这种模式下， S_
时钟
输入被直接送入
成M和N分频器。 N分频器驱动FOUT
差分对和所述M计数器驱动测试输出引脚。
在这种模式下， S_
时钟
输入可用于低速
板级功能测试和调试。旁路PLL和
驾驶FOUT直接为用户提供了在测试更多的控制
通过时钟树发送时钟（详细见框图） 。
由于S_
时钟
是一个TTL电平的输入频率
不限于250MHz的或更少。这意味着最快的FOUT
引脚可通过S_进行切换
时钟
是125MHz的作为
在N计数器的最小分频比为2。注意，对M
在测试输出计数器输出将不会是一个50％的占空比
由于该方法的分频器来实现。
S
●时钟
S
数据
T2
第一次
位
T1
T0
N1
N0
M8
M7
M6
M5
M4
M3
M2
M1
M0
LAST
位
S
●负载
M[8:0]
N[1:0]
M，N
P
●负载
5
