位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第1042页 > TE28F800B3-B120 > TE28F800B3-B120 PDF资料 > TE28F800B3-B120 PDF资料1第27页
E
3.5.2
3.5.3
智能3高级启动块，字宽
在深度掉电，所有内部电路都
切换到低功率节省模式（RP ＃
过渡到V
IL
或关闭设备的电源
清除状态寄存器）。
自动省电（ APS ）
自动节能提供了低功耗
在主动模式下运行。功率降低
控制（ PRC）电路允许闪光灯把自己
成一个低电流状态时不被访问。
后的数据从存储器阵列，中华人民共和国读
通过逻辑控制器件的功耗
进入APS模式，其中典型I
CC
电流
可比我
CCS
。闪光灯停留在这个静态
状态输出有效，直到一个新的位置被读取。
APS主动降低电流待机电流
级别为2.7V - 3.6V CMOS输入电平。
待机功耗
3.6
上电/下运行
该器件免受意外块
在电源转换擦除或编程。
电源排序是不需要的，因为
设备是无动于衷哪个电源，V
PP
或V
CC
，权力-第一。
3.6.1
RP ＃接到系统
RESET
随着CE＃为逻辑高电平（V
IH
）和在CUI
读模式中，闪速存储器处于待机模式时，
这将禁用多设备的电路和
大大降低了功耗。输出
（ DQ
0
-DQ
15
）被置于高阻抗状态
独立的OE＃信号的状态。如果CE＃
擦除过程中转变到逻辑高电平或
编程操作，该设备将继续
执行该操作并消耗相应
有源功率，直到操作完成。
系统工程师要分析的故障
待机时间与活动时间和量化
在各模式的各自的功率消耗
它们的具体应用。这将提供一个更
特定应用的功率精确测量和
能量要求。
3.5.4
深度掉电模式
的RP ＃在系统复位的使用是很重要的
与自动编程/擦除，因为设备
系统希望从闪速存储器读取
出来时复位。如果发生CPU复位
没有闪存复位，适当的CPU
初始化将不会发生，因为闪光灯
内存可提供状态信息
而不是阵列的数据。英特尔建议连接
RP ＃对系统CPU的RESET ＃信号，使
合适的CPU /闪存初始化以下系统
复位。
系统设计人员必须警惕假
当写入V
CC
电压高于V
LKO
和V
PP
是活动的。由于两个WE＃和CE ＃必须为低电平
命令写，要么开车信号， V
IH
将
禁止写入设备。崔架构
提供自变更额外的保护
存储器内容只能成功后出现
两步骤的命令序列结束。
该设备也将被禁用，直到RP ＃被送到
V
IH
，不管其控制输入的状态。通过
持装置复位（ RP ＃连接
系统电源良好）在上电/下，无效
在上电期间的总线条件可以被屏蔽，
提供存储器保护的另一个水平。
3.6.2
V
CC
, V
PP
和RP ＃跃迁
智能3的深度掉电模式
高级启动区块的产品切换器
进入低功率节省模式时，这是特别
重要的是基于电池的设备。此模式是
启动的时候RP ＃ = V
IL
（ GND
±
0.2V).
在读模式， RP ＃变低去选择
存储器，并将在高输出驱动器
阻抗状态。恢复从深加电
下跌状态，至少需要时间等于t
PHQV
（参见AC特性表） 。
在编程或擦除模式， RP ＃过渡
低将放弃操作，但内存
地址的内容被编程或
被擦除的块不再作为有效的数据
诚信受到损害的中止。
崔锁存器，由系统发出的命令
软件和未用V改变
PP
或CE ＃
转换或WSM行动。在缺省状态
上电时，从深度掉电模式退出后或
经过V
CC
过渡高于V
LKO
（锁定电压） ，
读阵列模式。
初步
27
