位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第96页 > XC3142A-3PC84I > XC3142A-3PC84I PDF资料 > XC3142A-3PC84I PDF资料1第21页
R
XC3000系列现场可编程门阵列
特别CON组fi guration功能
配置数据包括在多个spe-控制
除了正常的用户逻辑功能CIAL功能
和互连。
输入阈值
回读禁用
DONE上拉电阻
DONE时机
复位时序
振荡器频率除以2
配置中，每个帧回读只有一个停止位
（读回零） 。第三大虚位men-
tioned上面也算是第一的起始位
框架。所有的数据帧必须被读回以完成
过程和返回的模式选择和CCLK引脚的
正常功能。
回读的数据包括每个CLB的当前状态
触发器中，每个输入触发器或锁存器，以及各设备垫。
这些数据嵌入到未使用的配置位
回读时的位置。该状态信息用于
在开发系统的在线验证提供
可视性，而所述逻辑的内部操作
系统运行。回读的统一时间样本
所有存储元件，它可能是必要的，以抑制系
统时钟。
所有这些功能是通过配置数据控制
哪个被选择为正常发展的一部分的位
系统比特流生成过程。
输入阈值
在此之前完成所有配置FPGA的输入
阈值TTL兼容。当config-完成
uration ，输入阈值变成TTL或CMOS
兼容的编程。采用TTL阈值
选项需要一些额外的电源电流阈值
老移。唯一的例外是的阈值
PWRDWN输入和直接的时钟，它总是有一个
CMOS输入。完成之前的配置的
用户I / O引脚各自具有高阻抗的上拉。该
配置程序可用于使IOB
上拉电阻器中的操作模式，以充当无论是作为
输入负载或避免对一个否则浮动输入
未使用的引脚。
改编
要启动重新编程周期，双功能引脚
DONE / PROG必须给予高至低跳变。对
降低对噪声的灵敏度，对输入信号进行滤波的两个
FPGA的内部定时发生器的周期。当重现
克开始，用户可编程I / O输出缓冲器
提供为残疾人和高阻抗上拉
封装引脚。该设备返回到清除状态，
之前表示“清除配置存储器初始
美化版“ 。由于该清除操作使用芯片各个接口
最终时机，主机可能完成清除操作
然后开始配置从属完成之前
清除操作。为了避免这个问题，从INIT
引脚必须与有线和用于强制在一个RESET
主人（见
图25）。
重新编程的控制往往是imple-
使用外部集电极开路驱动器，其拉mented
DONE / PROG低。一旦稳定的请求被认可，
在DONE / PROG引脚保持为低电平，直到新的配置
化工作已经完成。即使重新计划请求是
外部保持低电平超过配置期间，
FPGA将开始的配置完成时，操作
化。
7
READBACK
一个现场可编程门阵列中的内容可以是
读回，如果它已被编程以在比特流中
该回读选项已被启用。回读
可用于验证配置的和作为
确定内部逻辑节点的状态的方法能很好地协同
荷兰国际集团的调试。有在产生三个选项
配置比特流。
“从不”禁止读回能力。
“一时间， ”禁止读回后1具有回读
被执行验证配置。
“在命令”允许无限制地使用回读的。
DONE拉
DONE / PROG是一个漏极开路I / O引脚，用于指示
FPGA处于运行状态。可选的内部
上拉电阻可以通过开发的用户启用
换货制度。多个FPGA中的DONE / PROG引脚
菊花链可以连接在一起，以指示所有的
DONE或引导他们全部重新编程。
回读完成，而无需使用任何的
用户I / O引脚;只有M0，M1和CCLK被使用。该倡
读回的灰是由一个低价制作到高过渡
在M0 / RTRIG （读触发）引脚。该CCLK输入必须
然后被驱动通过外部逻辑读回的配置
化数据。前三个由低到高CCLK转变
时钟输出无效数据。随后的由低到高的CCLK
过渡转移数据帧信息列于
M1 / RDATA （读数据）引脚。注意，逻辑极性是
永远倒在配置一个零变成一中
回读，反之亦然。也即每注回读
框架有一个起始位（读回为一），但，不同于在
DONE时机
DONE状态信号的定时可以通过控制
选择之前发生任一个的CCLK周期，或之后，所述
输出持续活跃。看
图22 。
这有利于控制
的外部的功能，例如一个PROM能或保持一个
系统处于等待状态。
1998年11月9日（版本3.1 ）
7-23
