位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1747页 > AD6634BC/PCB > AD6634BC/PCB PDF资料 > AD6634BC/PCB PDF资料1第36页
AD6634
链路端口
A或B
AGC A I ，Q
（4字节）
AGC B I ，Q
（4字节）
AGC A I ，Q
（4字节）
AGC B I ，Q
（4字节）
ADDR 0x1B或0x1D位0 = 1 ，位1 = 0 ，位2 = 0
链路端口
A或B
AGC A I ，Q
（4字节）
AGC一个RSSI
（4字节）
AGC B I ，Q
（4字节）
AGC B RSSI
（4字节）
ADDR 0x1B或0x1D位0 = 1 ，位1 = 0 ，位2 = 1
LINK PORT A
AGC A I ，Q
（4字节）
AGC B I ，Q
（4字节）
AGC一个RSSI
（4字节）
AGC B RSSI
（4字节）
AGC A I ，Q
（4字节）
AGC B I ，Q
（4字节）
AGC一个RSSI
（4字节）
AGC B RSSI
（4字节）
在数据传输之前等待的时间长度是4位
在链路端口控制寄存器编程值（ 0x1B和
0x1D位6-3）。此值允许AD6634和PCLK
所述的TigerSHARC PCLK来以不同的速率运行和
异相。
f
LCLK _
34
等待
≥
CEIL
6
×
f
LCLK _TSHARC
等待
确保所需的时间量的AD6634需要等待
开始数据传输是至少等于该最小量
时间的TigerSHARC期待它等待。如果将PCLK
的AD6634是异相的TigerSHARC系列的PCLK
和参数所述细胞（）函数是一个整数，
等待
必须
是严格比上述公式给出的值越大。
如果LCLKs是同相的，最大输出数据速率是：
连接端口B
ADDR 0x1B或0x1D位0 = 1 ，位1 = 1 ，位2 = 0
图42.从AGC连接端口数据
注意，位0 = 1位1 = 0 ，和位2 = 1不是有效的
配置。第2位必须被设置为0，以输出的AGC甲IQ和
RSSI的话链路端口A和AGC B智商和RSSI的话
链路端口B.
LINK端口时序
流掉PCLK的两个链路端口，可以从外部提供
到芯片（地址0X1E位0 = 0 ），或从主器件产生
在AD6634的时钟（地址0X1E位0 = 1）。该寄存器的靴子
为0（从机模式） ，并允许用户来控制数据速率
从AD6634的到来。 PCLK可以以最快的速度为100 MHz的运行。
链路端口提供一个1字节的数据字（LA [7： 0]， LB [ 7：0]
引脚）和输出时钟（ LACLKOUT ， LBCLKOUT引脚）
响应来自就绪信号（ LACLKIN ， LBCLKIN引脚）
接收机。每个链路端口上的每个边缘传输8位
LCLKOUT ，需要8 LCLKOUT周期来完成
传输的全部16个字节的TigerSHARC四字的。
LCLKIN
TigerSHARC系列READY TO
接收QUAD- WORD
TigerSHARC系列READY TO
接收下一个QUAD- WORD
f
LCLK _
34
≤
否则，它是：
f
LCLK _
34
≤
15
6
14
6
×
f
LCLK _TSHARC
×
f
LCLK _TSHARC
TigerSHARC系列配置
由于AD6634总是发射机在此链路和
的TigerSHARC总是接收机，在表Ⅸ中的值可以
被编程到LCTL寄存器用于链路端口
接收AD6634的输出数据。用户意味着实际的寄存器
值依赖于用户的应用程序。
表九。 TigerSHARC系列LCTLx寄存器配置
lCLKOUT
LDAT [7 ：0]的
WAIT > = 6个周期
D0 D1 D2 D3
D4
D15
D0 D1 D2
NEXT QUAD- WORD
图43.链路端口数据传输
由于TigerSHARC系列链路端口协议，将AD6634绝
等待至少6 PCLK周期后的TigerSHARC准备
接收数据时，由所述的TigerSHARC所示设置各
AD6634 LCLKIN引脚为高电平。一旦AD6634连接端口有
等待PCLK周期的适当数目，并已开始
发送数据时，所述的TigerSHARC确实连通性检查
通过发送AD6634 LCLKIN低再高，而
正在传输数据。这告诉AD6634连接端口的
TigerSHARC系列的DMA准备好后，接收下一个四字
当前的四倍长字的完成。由于连通性
检查是并行完成的数据传输， AD6634
能够不间断的数据流式传输到的TigerSHARC 。
VERE
SPD
LTEN
PSIZE
TTOE
CERE
LREN
RTOE
0
用户
0
1
0
0
1
1
存储器映射
为0x00-0x7F ：系数存储器（ CMEM ）
这是所使用的RCF系数存储器（ Q- MEM）的
（见表十）。这是内存20位映射为128个字。
RAM的第二个128字可以通过同样的访问
通过写位的RCF控制寄存器的高8时位置
通道地址0xA4 。计算的过滤器将始终使用
通过使用存储在这两个相同的系数为I和Q.
128个块，一个过滤器达160个抽头可以计算出来。多种
过滤器可以被加载并具有单个内部访问所选
以通道地址0xA3执行的系数偏移寄存器。
–36–
第0版
