位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1747页 > AD6634BC/PCB > AD6634BC/PCB PDF资料 > AD6634BC/PCB PDF资料1第35页
AD6634
PCLK
PxACK
t
DPREQ
PxREQ
PACH [1： 0]， PBCH [1：0 ] - 这些标签用于识别在数据
两个数据模式。在信道模式时，这些引脚形成的2位
二进制数确定的电流的源信道
数据字。在AGC模式， [0]表示AGC源（0 =自动增益控制
A，1 = AGC B）和[1]指示当前数据字
是I / Q数据（0）或RSSI的字（1） 。
的PA [15： 0]， PB [ 15：0] -parallel输出数据的端口。内容及
格式是模式依赖性。
Q[15:0]
RSSI [11：0 ]
t
民进党
像素[15：0 ]
I[15:0]
t
DPIQ
PxlQ
链路端口
t
DPCH
PxCH [1 ：0]的
PxCH [ 0] = AGC ＃
PxCH [1] = 0
PxCH[0]=AGC#
PxCH [1] = 1
图39. AGC输出与RSSI字
主/从模式PCLK
并行端口可以工作在主或从模式。
该模式通过端口时钟控制寄存器设置（地址
0X1E ） 。并行端口，电源在从模式避免
可能争论的PCLK引脚。
在主控模式下， PCLK是输出，其频率是
AD6634时钟频率由PCLK除数。自
对于PCLK_divisor值[2 ：1]的范围可以从0到3 ，整数
的1 ，2，4 ，或8的除数，分别可以得到。自从
在AD6634的最大时钟速率为80MHz ，最高PLCK
率在主模式下也是80兆赫。主模式选择
通过置位地址0X1E 0 。
在从模式下，外部电路提供PCLK信号。奴隶
模式的PCLK信号可以是同步或异步的。
最大从动模式下PCLK频率为100 MHz 。
并行端口引脚的功能
该AD6634具有提供两个可配置的连接端口
无缝数据接口与所述的TigerSHARC DSP上。每一个环节
允许端口AD6634写入数据输出到接收
在TigerSHARC系列DMA通道传输到内存中。
对方既然他们独立工作，每个环节端口
被连接到一个不同的TigerSHARC或不同链路端口
在相同的TigerSHARC 。图40示出了如何连接的一个
两个AD6634链路端口连接到4的TigerSHARC链路之一
端口。链路端口A通过配置与寄存器0x1B和链接
端口B通过寄存器0x1D配置。
AD6634
LCLKIN
lCLKOUT
LDAT
PCLK
8
TigerSHARC系列
LCLKIN
lCLKOUT
LDAT
PCLK
图40.链路端口AD6634之间的连接
和TigerSHARC系列
连接端口数据格式
下面描述的销所用的功能
并行端口。
PCLK -输入/输出。作为输出（主模式），最大
频率是CLK / N，其中CLK是时钟AD6634 ，N是一个
由1 ，2，4 ，或8的整数除数作为一个输入（从机模式） ，
它可以是异步的相对于AD6634的CLK 。该引脚
接通电源作为输入，以避免可能的争用。其他港口
输出更改PCLK的上升沿。
REQ - 主动式高输出，同步PCLK 。逻辑
HIGH这个引脚指示数据可被移出
的端口。逻辑高值仍然很高，直到所有悬而未决
数据已被移出。
ACK-高电平有效的异步输入。施加一个逻辑低电平
该引脚上抑制了并口的数据转换。应用逻辑
HIGH到这个引脚，当REQ是高导致并口
根据设定的数据模式移出数据。 ACK是
采样PCLK的上升沿。假设REQ是断言，
从应答的断言出现在该数据延迟
并行端口的输出是不超过1.5 PCLK周期（见
图12）。 ACK可高可继续持有;在这种情况下，
当数据变为可用时，换挡开始后1 PCLK周期
REQ内的断言（参见图36）。
PAIQ ， PBIQ -高时，我的数据是出现在端口输出，
否则低。
在五个不同的每个链路端口可将数据输出到所述的TigerSHARC
格式： 2通道， 4通道，专用AGC ， AGC冗余
与RSSI字，并没有RSSI字多余的AGC 。每
格式输出两个字节的I数据和两个字节的Q数据以形成一个
4个字节的IQ对。由于在TigerSHARC系列链路端口传输数据
四核字（ 16字节）的块， 4 IQ对可以组成一个四核
字。如果该信道的数据被选中时（位0 = 0 0x1B / 0x1D的） ，
四个信道的4个字节的IQ的话，可以输出连续或
交替的信道对IQ的词语可以被输出。图41
和42显示每个场景与传输的四字
相应的寄存器值配置每个连接端口。
链路端口
A或B
CH 0 I ，Q
（4字节）
CH 1 I，Q
（4字节）
CH 2 I，Q
（4字节）
CH 3 I，Q
（4字节）
ADDR 0x1B或0x1D位0 = 0 ，位1 = 0
LINK PORT A
CH 0 I ，Q
（4字节）
CH 2 I，Q
（4字节）
CH 1 I，Q
（4字节）
CH 3 I，Q
（4字节）
CH 0 I ，Q
（4字节）
CH 2 I，Q
（4字节）
CH 1 I，Q
（4字节）
CH 3 I，Q
（4字节）
连接端口B
ADDR 0x1B或0x1D位0 = 0 ，位1 = 1
图41.从RCF链路端口数据
如果AGC输出被选中（位0 = 1 ） ， RSSI的信息可以是
发送的智商对每个AGC 。每个链路端口可以是
从一自动增益控制或两者链接端口被配置为输出数据可以
从相同的AGC输出数据。如果两个连接端口传送
相同的数据， RSSI的信息必须与IQ的发送
字（位2 = 0）。请注意，实际的RSSI字只有两
个字节（12位附加有4个零） ，所以在链路端口发送
两个字节0后立即每个RSSI字，使全
16字节的四倍长字。
第0版
–35–
