AD6634
PCLK
样品到达。这发生在每个通道为基础;即，一
通道0的样品仅由一个新的通道0被覆盖
采样，依此类推。
t
DPREQ
PxACK
PxREQ
数据输出的顺序是依赖当数据到达上
端口，这是总的抽取率的函数，开始 - 保持 - 关
值，并依此类推。优先顺序是，从最高到最低，
通道0， 1 ，2，3 。
AGC模式
Q[15:0]
t
民进党
像素[15：0 ]
I[15:0]
t
DPIQ
PxlQ
t
DPCH
PxCH [1 ：0]的
PxCH [1：0 ] =信道＃
图36.通道模式交错格式
PCLK
并行端口通道模式可通过清零的位0
地址0x1A的和0x1C进行并行端口A和B ，分别。
I和AGC模式下的Q数据输出是来自AGC输出，不
单独的通道。每个自动增益控制接收从只有两个数据
AD6634通道; AGC一个接收数据通道0和1 ，
而AGC B接受从通道2和3的每对数据
需要被配置为使得所述生成通道
从通道输出样本是异相的（通常由
180度）。每个并行端口可提供从任意一个数据
或两者游戏机中心。第1位和2寄存器地址0x1A的（ A口）
并为0x1C （ B口）控制从游戏机中心列入数据
A和B ，分别。
AGC模式只提供了一个I和Q格式，它类似于
到的信道模式的16位交错格式。当两个
PCLK的REQ和ACK断言，下一个上升沿
触发一个16位的AGC余字的1个PCLK周期的输出。
该PAIQ和PBIQ输出指示灯引脚在这个高
周期，以及低，否则。提供一个16位AGC Q字
在随后的PCLK的周期。如果AGC增益词有
自从上次样品被更新时，一个12位的RSSI （接收信号
强度指示）字在PCLK周期提供
下面的12个MSB的并口数据引脚的Q字。
RSSI的字是用的位反转的信号增益字
在AGC的增益倍数。
在销由PACH提供的数据[1 ： 0]和PBCH： [0 1]
AGC模式比在信道模式设置不同。在
AGC模式， PACH [0]和PBCH [0]表示的自动增益控制源
数据当前正在输出（ 0 = AGC A， 1 = AGC B）。 PACH [1]
和PBCH [1]指示当前数据是否是I / Q字或
一个AGC RSSI字（ 0 = I / Q字， 1 = AGC RSSI字） 。该
两个不同的AGC输出示于图38和39 。
PCLK
PxACK
t
DPREQ
PxREQ
t
民进党
像素[15：0 ]
我[15：8 ]。 Q [ 7 ： 0 ]
t
DPIQ
PxlQ
t
DPCH
PxCH [1 ：0]的
PxCH [1：0 ] =
CHANNEL ＃
图37.通道模式8I / 8Q并行格式
16位交错格式为每个I和Q数据
上背到背PCLK周期的输出样本。 I和Q
字由16位全口的宽度。数据输出为
触发PCLK当两个REQ和ACK的上升沿
断言。我的数据是在第一PCLK的周期输出;和
PAIQ和PBIQ输出指示灯引脚置为高电平，表示
我的数据在总线上。 Q数据是在随后的输出
PCLK周期;和PAIQ和PBIQ输出指示灯引脚
低在这个周期。
8位并行格式提供8位的I数据和
8比特的Q数据同时在1个PCLK周期，也
触发PCLK的上升沿。在I字节占据了
港口最显著的字节，而Q字节占据了
最显著的字节。该PAIQ和PBIQ输出指示灯
引脚在PCLK周期设置为高。请注意，如果从数据
多通道输出连续的PAIQ和PBIQ
输出指示灯引脚将保持高电平直到所有通道的数据
已输出。
该PACH [1：0 ]和PBCH [1 ：0]引脚提供一个2位二进制值
表明当前的数据被输出的源通道。
应注意，以尽快从端口读取数据。
如果不是，则样品将被覆盖时的下一个新的数据
PxACK
t
DPREQ
PxREQ
t
民进党
像素[15：0 ]
I[15:0]
Q[15:0]
t
DPIQ
PxlQ
t
DPCH
PxCH [1 ：0]的
PxCH [ 0] = AGC ＃
PxCH [1] = 0
图38. AGC输出无RSSI字
–34–
第0版
