ADF7011
0.00
0.0
0.20
25 – j2.6
433MHz
0.50
1.00
2.00
5.00
每个寄存器的分辨率是最小量的
输出频率可以通过改变的LSB被改变
注册。
改变输出频率
5.00
0.20
150
140
130
120
110
0.50
1.00
100
90
80
70
16 – j33
868MHz
40
2.00
50
60
30
N个寄存器的小数部分改变输出频率
由昆西
PFD频率
×
分数寄存器值
2
12
包含在R寄存器中的频率误差校正
改变其输出频率由
PFD频率
×
纠错寄存器值
2
15
默认情况下，这将被设置为0 ，用户可以对系统进行校准
并将此写入二进制补码数位F1- F11
在R寄存器。这可以被用于补偿初始误差
温度漂移，而在晶体参考老化效应。
整数N分频寄存器
在史密斯圆图图10.输出阻抗
小数N分频
N计数器和纠错
该ADF7011包含15位 - 小数N分频器。
N个计数器除以输出频率与输出
舞台返PFD频率。它包括一个预分频器，
整数，小数部分。
该预分频器可以4/5或8/9 。 8/9预分频器设置为
推荐使用868 MHz的操作。的预分频器设置
4/5被推荐用于433 MHz的操作。
PLL的输出频率
(
8
×
部分的
)
+
错误
PFD频率
×
INT
+
2
15
参考
R
PFD /
收费
泵
N个计数的整数部分包含了分频器和一个
和B计数器。这是8位宽，并提供了一个鸿沟
P
2
+ 3P + 3 255。
的整数（255）和小数的组合（ 31767 /
31768 ）为256 ，最高N分频器最低
可用PFD是
最需要的输出频率
(
255
+
1
)
VCO
对于在欧洲868兆赫至870兆赫频带的使用，有一个
限制于使用3.4兆赫的最小的PFD ，以允许
用户拥有的870兆赫的中心频率。
PFD频率
N
PFD频率是多少次的比较是
基准频率和反馈信号之间进行
从输出。
较高的PFD频率，更多的时候进行比较是
在PFD制成。这意味着频率锁定时间
通过从一个频率跳到另一个时减小
增加PFD 。具有> 5 MHz的PFD将减少
可用输出功率，由于EN300-220假的规定。
三阶
- 调制器
小数N分频
整数N
图11.小数N分频PLL
小数N分频寄存器
的小数部分是由一个15位的鸿沟，一个由
在N寄存器的求和与一个10位值的12位的N值
（加号位）中的R寄存器被用于纠错，
如图12 。
M12 M11 M10
M9
M8
M7
M6
M5
M4
M3
M2
M1
12位N值
F10
10位（
F9
F8
F7
F6
F5
F4
F3
F2
F1
SIGN ）纠错
N14 N13 N12 N11 N10
N9
N8
N7
N6
N5
N4
N3
N2
N1
N0
15位小数N寄存器的
图12.小数部分
–18–
第0版
