ADF7011
DV
DD
稳压器就绪
数字锁定检测
模拟锁定检测
MUX
v计数器/ 2输出
N计数器/ 2输出
v计数器输出
N计数器输出
控制
MUXOUT
DGND
图5. MUXOUT舞台
数字锁定检测
数字锁定检测为高电平有效。锁定检测电路所配置
tained在PFD 。当连续五个相位误差
周期小于15纳秒，锁定检测被设置为高。锁定检测
保持高电平，直到在PFD检测到25 ns的相位误差。
由于需要为数字锁无需外部元件检测，
它更广泛的应用比模拟锁定检测。
模拟锁定检测
收费
泵出
VCO
这N沟道开漏锁定检测应与操作
10 kΩ的标称外部上拉电阻。当锁已
检测，此输出将是高配窄的低脉冲。
稳压器
图6.典型的环路滤波器配置 - 三
为了积分
该ADF7011需要一个稳定的电压源的VCO和
调制块。板上稳压器提供2.2 V
使用的带隙参考。 2.2一个
F
从C电容
REG
to
地被用来提高调节器的稳定过支持
层从2.3 V至3.6 V的稳压器消耗更少
超过400个
A
并且只能使用该芯片断电
使能（ CE）引脚。把CE低禁止稳压器和
还删除了寄存器中的所有值。串行接口
操作关闭稳压电源;因此，要写入的部分，
用户必须有CE高。调节器状态的监控
使用来自MUXOUT的稳压器就绪信号。
环路滤波器
在FSK中，循环的设计应使得环路带宽
（LBW ）是约5倍的数据速率。加宽
对低出生体重过度减轻花间跳跃的时间
频率，但可能会导致虚假的衰减不足。
对于ASK系统中，带宽的更好的循环越宽。该sud-
两个功率电平会导致VCO间书房大转变
拉，并可能导致更宽的输出频谱比是期望的。
通过加宽环路带宽到>10倍的数据速率，所述量
VCO的牵引降低，因为循环将很快解决
回到正确的频率。更广泛的低出生体重可能会限制
输出功率和ASK的系统的数据速率，较
与FSK的系统。
窄的环路带宽可能导致在回路采取长
的时间周期达到锁定。环路滤波器的精心设计是
在获得准确的FSK / GFSK调制的关键。
为GFSK ，则建议的2.0 2.5倍的低出生体重
的数据速率被用来确保足够的样品被采取的
的输入数据，而过滤系统噪声。
所述环路滤波器从所述充电电路包括电流脉冲
泵以形成调谐压控振荡器的输出到一个电压
所需的频率。这也削弱产生杂散电平
由PLL 。一个典型的环路滤波器的设计示于图6 。
–16–
第0版
