AD5532
微处理器接口
AD5532以ADSP- 21XX接口
AD5532*
D
OUT
SYNC
SCLK
D
IN
为清楚起见省略*额外的引脚
MISO
PC7
SCK
MOSI
MC68HC11*
的DSP的ADSP- 21XX系列都轻松连接到
AD5532 ，而不需要额外的逻辑。
数据传输是通过写一个字给TX寄存器启动
后SPORT已启用。在写序列数据
同步输出的DSP的串行时钟的每个上升沿和
移入其SCLK的下降沿AD5532 。在
数据回读16位同步输出的AD5532在每个
个SCLK上升沿和读入DSP在上升
SCLK的边缘。
IN
被忽略。数据的有效14位将是
使用这种配置时，集中在16位接收寄存器。
在SPORT控制寄存器应设置如下：
TFSW
INVRFS
DTYPE
ISCLK
TFSR
IRFS
ITFS
SLEN
SLEN
SLEN
= RFSW = 1 ，交替帧
= INVTFS = 1 ，低电平有效帧信号
= 00 ，右对齐数据
= 1 ，内部串行时钟
= RFSR = 1 ，帧中的每个字
= 0时，外部帧信号
= 1，内部成帧信号
= 1001 10位数据字（ SHA模式写）
= 0111 ， 3 × 8位数据字（ DAC模式写）
= 1111年， 16位数据字（回读模式）
图21. AD5532至MC68HC11接口
AD5532以PIC16C6X / 7X
在PIC16C6X / 7X同步串行端口（ SSP ）被配置
置的作为SPI主机的时钟极性位= 0。这是
通过写同步串行端口控制寄存器进行
（ SSPCON ） 。请参阅用户
PIC16 / 17微控制器用户手册。
In
这个例子中的I / O端口RA1用于脉冲
SYNC
和
使AD5532的串行端口。该微控制器
每个串行传输操作过程中只传输8位数据
化;因此，两个或三个连续的读/写操作
根据模式是必要的。图22示出了连接
化图。
AD5532*
SCLK
D
OUT
D
IN
PIC16C6x/7x*
SCK/RC3
SDO/RC5
SDI/RC4
RA1
图20示出了连接图。
AD5532*
D
OUT
SYNC
DR
TFS
RFS
D
IN
SCLK
为清楚起见省略*额外的引脚
DT
SCLK
ADSP-2101/
ADSP-2103*
SYNC
为清楚起见省略*额外的引脚
图22. AD5532以PIC16C6X / 7X接口
AD5532为8051
图20. AD5532以ADSP - 2101 / ADSP- 2103接口
AD5532至MC68HC11
在MC68HC11的串行外围接口（ SPI）是
CON连接gured为主机模式（ MSTR = 1 ） ，时钟极性位
（ CPOL ） = 0，时钟相位（ CPHA ） = 1， SPI是
通过写SPI控制寄存器（ SPCR ） gured CON连接 - 见
68HC11用户手册。
在68HC11的SCK驱动的SCLK
在AD5532中， MOSI输出驱动串行数据线（D
IN
)
在AD5532和MISO输入的是从D-驱动
OUT
。该
SYNC
信号从一个端口线（ PC7 ）获得。当数据是
被传输到AD5532 ，该
SYNC
线被拉低
（ PC7 ） 。数据出现在MOSI输出的下降沿继续有效。
荷兰国际集团SCK的边缘。从68HC11串行数据传输
8位字节只有8个时钟下降沿在发生
发射周期。数据传输MSB连接RST 。以反式
在SHA模式麻省理工学院的10个数据位，重要的是左对齐的
在SPDR寄存器中的数据。 PC7必须拉低开始
传输。它被拉高之前的任何进一步拉低再次
读/写周期才能进行。的连接图如图
图21 。
的AD5532需要一个时钟同步的串行数据。
8051串行接口，因此必须在模式操作
0。在这种模式下，串行数据进入和离开通过RxD和一个
移位时钟是TXD输出。图23示出了8051是
连接到AD5532 。由于AD5532的数据转移出来
在移位时钟的上升沿并锁存数据在上
下降沿的移位时钟必须反相。在AD5532
要求其数据的MSB优先。自8051输出
LSB首先发送例程必须考虑到这一点。
AD5532*
SCLK
D
OUT
D
IN
SYNC
为清楚起见省略*额外的引脚
P1.1
TXD
RXD
8051*
图23. AD5532至8051接口
–14–
第0版
