AD14060/AD14060L
同步读/写总线主控
使用这些规范，用于连接外部存储器
需要CLKIN的相对定时，或用于访问系统
从ADSP - 2106x （在多处理器存储空间） 。这些
同步分合特性也异步期间的有效
异步的内存读取和写入（参见存储器读总线
法师和存储器写总线主站） 。
当访问一个从ADSP- 2106x ，这些开关character-
曲线必须符合奴隶的时序要求同步
读/写（见同步读/写总线从站） 。该
从ADSP- 2106x还必须满足以下（总线主控）时序
要求数据并承认建立和保持时间。
参数
时序要求：
t
SSDATI
CLKIN前数据设置
CLKIN后数据保持
t
HSDATI
ACK延迟地址后，
MSX ， SW ， BMS
1, 2
t
DAAK
t
SACKC
CLKIN之前设置ACK
2
CLKIN后保持ACK
t
HACKC
开关特性：
地址
MSX ， BMS ， SW
延时后CLKIN
1
t
DADRO
地址
MSX ， BMS ， SW
CLKIN后举行
t
HADRO
t
DPGC
PAGE延迟CLKIN后
RD
CLKIN后高延迟
t
DRDO
WR
CLKIN后高延迟
t
DWRO
t
DRWL
RD / WR
CLKIN后低延迟
t
SDDATO
数据延迟CLKIN后
数据停用后CLKIN
3
t
DATTR
t
DADCCK
ADRCLK延迟CLKIN后
ADRCLK期
t
ADRCK
t
ADRCKH
ADRCLK宽高
t
ADRCKL
ADRCLK宽度低
W = （在等待寄存器中指定的等待状态数）
×
t
CK
.
民
3 + DT / 8
4 - DT / 8
5V
最大
民
3 + DT / 8
4 - DT / 8
3.3 V
最大
单位
ns
ns
ns
ns
ns
13.5 + 7 DT / 8 + W
6.5 + DT / 4
-0.5 - DT / 4
6.5 + DT / 4
-0.5 - DT / 4
13.5 + 7 DT / 8 + W
8 - DT / 8
-1 - DT / 8
9 + DT / 8
-2 - DT / 8
-3 - 3DT / 16
8 + DT / 4
0 - DT / 8
4 + DT / 8
t
CK
(t
CK
/2 – 2)
(t
CK
/2 – 2)
17 + DT / 8
5 - DT / 8
5 - 3DT / 16
13.5 + DT / 4
20 + 5DT / 16
8 - DT / 8
11 + DT / 8
-1 - DT / 8
9 + DT / 8
-2 - DT / 8
-3 - 3DT / 16
8 + DT / 4
0 - DT / 8
4 + DT / 8
t
CK
(t
CK
/2 – 2)
(t
CK
/2 – 2)
8 - DT / 8
17 + DT / 8
5 - DT / 8
5 - 3DT / 16
13.5 + DT / 4
20 + 5DT / 16
8 - DT / 8
11 + DT / 8
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
笔记
为
MSX ， SW ， BMS ，
下降沿被引用。
2
ACK延迟/安装：用户必须满足吨
DAAK
或T
DSAK
或同步规范吨
SACKC
.
3
请参阅系统保持在测试条件下的计算时间为给定的电容和DC负载保持时间计算。
1
–20–
REV 。一
