AD14060/AD14060L
存储器写总线主控
使用这些规范的异步接口连接到memo-
里斯（和内存映射的外设）不参考
CLKIN 。这些规范适用于在AD14060 /
AD14060L是总线主机访问外部存储器空间。
5V
参数
时序要求：
t
DAAK
ACK延迟从地址，选择
1, 2
ACK延迟从
WR
低
1
t
DSAK
开关特性：
地址，选择要
WR
拉高
2
t
DAWH
t
DAWL
地址，选择要
WR
低
2
WR
脉宽
t
WW
数据设置前
WR
高
t
DDWH
t
DWHA
地址保持后
WR
拉高
t
DATRWH
数据禁用后
WR
拉高
3
WR
高
WR ， RD ， DMAGx
低
t
WWR
t
DDWR
数据停用前
WR
or
RD
低
WR
低到数据启用
t
WDE
t
SADADC
地址，选择要ADRCLK高
2
民
这些开关特性也适用于总线主控同步
异步的读/写时序（见同步读/写总线
硕士） 。如果满足这些定时要求，同步
读/写定时，可以忽略（反之亦然） 。
3.3 V
最大
13.5 + 7DT / 8 + W
7.5 + DT / 2 + W
民
最大
13.5 + 7DT / 8 + W
7.5 + DT / 2 + W
单位
ns
ns
16.5 + 15DT / 16 + W
2.5 + 3DT / 8
12 + 9DT / 16 + W
6.5± DT / 2 + W
-1 + DT / 16 + H
0.5 + DT / 16 + H
6.5 + DT / 16 + H
7.5 + 7DT / 16 + H
4.5 + 3DT / 8 + I
-1.5 + DT / 16
-0.5 + DT / 4
16.5 + 15DT / 16 + W
2.5 + 3DT / 8
12 + 9DT / 16 + W
6.5± DT / 2 + W
-1 + DT / 16 + H
0.5 + DT / 16 + H + 6.5 DT / 16 + H
7.5 + 7DT / 16 + H
4.5 + 3DT / 8 + I
-1.5 + DT / 16
-0.5 + DT / 4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
W = （在等待寄存器中指定的等待状态数）
×
t
CK
.
H =吨
CK
（如果一个地址保持周期时，所指定的等待寄存器;否则H = 0）。
我= T
CK
（如果总线空闲周期时，指定在等待寄存器，否则I = 0 ） 。
笔记
1
ACK延迟/安装：用户必须满足吨
DAAK
或T
DSAK
或同步规范吨
SACKC
.
2
对于MSX ， SW ， BMS ，下降沿被引用。
3
请参阅系统保持在测试条件下的计算时间为给定的电容和DC负载保持时间计算。
地址
MSX
,
SW
血粉
t
DAWH
t
DAWL
WR
t
DWHA
t
WW
t
WDE
t
DDWH
t
DATRWH
t
WWR
t
DDWR
数据
t
DSAK
t
DAAK
确认
RD
,
DMAG
t
SADADC
ADRCLK
（下）
图15.存储器写总线主控
REV 。一
–19–
