位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第118页 > CY7C68001-56LFC > CY7C68001-56LFC PDF资料 > CY7C68001-56LFC PDF资料4第20页
CY7C68001
7.1
7.1.1
IFCONFIG寄存器0x01
IFCLKSRC第7位
该位选择时钟源的FIFO 。如果IFCLKSRC = 0 ，在IFCLK引脚上的外部时钟选择。如果IFCLKSRC
= 1 （默认值） ，一个内部30- / 48 - MHz时钟被使用。
7.1.2
3048MHZ位6
该位选择内部FIFO的时钟频率。如果3048MHZ = 0 ，内部时钟频率为30MHz 。如果3048MHZ = 1
（默认值） ，内部时钟频率为48 MHz 。
7.1.3
IFCLKOE位5
如果IFCLK引脚驱动该位选择。如果IFCLKOE = 0 （默认）， IFCLK引脚悬空。如果IFCLKOE = 1， IFCLK引脚被驱动。
7.1.4
IFCLKPOL位4
该位控制IFCLK信号的极性。
当IFCLKPOL = 0 （默认值） ，时钟有正极性。
当IFCLKPOL = 1时，时钟反相（在某些情况下可以帮助满足数据建立时间） 。
7.1.5
异步位3
该位控制FIFO接口是同步的还是异步的。当异步= 0时， FIFO的操作同步的
nously 。在同步模式中，时钟被提供内部或外部上的IFCLK销，和FIFO控制信号
被用作该时钟信号读出和写使能信号。
当异步= 1（默认值） ，则FIFO的异步操作。无时钟信号输入到IFCLK是必需的，并且该FIFO控制
信号函数直接读取和写选通。
7.1.6
STANDBY位2
该位指示SX2进入低功耗模式。当待机= 1时， SX2将通过关闭进入低功率模式的
振荡器。外部主应该写此位接收到总线活动中断（表示主机发出信号后，
一个USB挂起状态） 。如果SX2从USB总线断开，外部主机可以在任何时间，以节省写此位
力。一旦暂停，将SX2要么通过恢复USB总线活动，或通过其唤醒引脚断言惊醒。
7.1.7
FLAGD / CS ＃ 1位
该位控制FLAGD / CS ＃引脚的功能。当FLAGD / CS ＃ = 0 （默认值） ，该引脚作为从片选。如果
FLAGD / CSS = 1时，该引脚用作FLAGD 。
7.1.8
DISCON位0
该位控制是否在内部上拉电阻连接到D +被拉高或悬空。当DISCON = 1 （默认），
上拉电阻是浮动的模拟USB拔掉。当DISCON = 0时，上拉电阻被拉高信令将USB
连接。
7.2
FLAGSAB / FLAGSCD寄存器0×02 / ×03
该SX2有四个FIFO标志输出引脚： FLAGA ， FLAGB ， FLAGC ， FLAGD 。这些标志可以被编程为代表的各种
采用四选位对每个FIFO先进先出标志。 4位编码的所有四个标志是一致的，如示于下表中。
表7-2 。 FIFO标志的4位编码
FLAGx3 FLAGx2 FLAGx1 FLAGx0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
引脚功能
FLAGA = PF ， FLAGB = FF ， FLAGC = EF ， FLAGD = CS ＃ （实际FIFO选择
通过FIFOADR [2： 0]引脚）
版权所有
版权所有
版权所有
EP2 PF
EP4 PF
EP6 PF
文件编号： 38-08013牧师**
第20页39
