CY7C68001

EZ- USB SX2 高速USB

接口设备

1.产品特点

■

2.应用

■

■

■

■

■

■

■

■

■

■

■

USB 2.0认证标准

在USB -IF集成商名单：测试ID号码40000713

工作在高（ 480 Mbps）的和完全（ 12 Mbps）的速度

支持控制端点0 ：

用于处理USB设备请求

支持四个可配置的端点共享一个4 KB

FIFO空间

端点2，图4 ，图6， 8为应用程序特定的控制和数据

标准的8位或16位外部主界面

无缝接口最标准的微处理器

的DSP ， ASIC和FPGA

同步或异步接口

集成锁相环（PLL）的

3.3V工作电压， 5V容限I / O的

56引脚SSOP和QFN封装

符合大多数设备类特定连接的阳离子

DSL调制解调器

ATA接口

存储卡读卡器

传统的转换装置

相机

扫描仪

首页PNA

无线局域网

MP3播放器

联网

打印机

■

■

■

■

■

■

■

■

赛普拉斯网站的“参考设计”部分，

www.cypress.com ，

提供了额外的工具，典型的USB

应用程序。每个参考设计都包含

固件源代码和目标代码，原理图，以及

文档。

3.逻辑框图

SCL

I2C总线

调节器

（仅主机）

WAKEUP *

RESET＃

SDA

IFCLK *

24兆赫

XTAL

PLL

*读取，写入* ， OE * ， * PKTEND ， CS ＃

中断＃ ，准备

SX2内部逻辑

标志（ 3/4）

处理（3）

控制

VCC

1.5K

FIFO

数据

公共汽车

USB 2.0 XCVR

CY智能USB

FS / HS引擎

4 KB

FIFO

数据

8月16号位数据

DPLUS

DMINUS

赛普拉斯半导体公司

文件编号： 38-08013牧师*

198冠军苑

圣荷西

,

CA 95134-1709

408-943-2600

修订后的2009年7月7日

[+ ]反馈

CY7C68001

4.简介

在EZ -USB

SX2

USB接口的设备被设计为工作

与任何外部主机，如标准的微处理器，

的DSP ，ASIC和FPGA来实现对USB 2.0的任何支持

外设的设计。 SX2有一个内置的USB收发器和串行

接口引擎（SIE ），以及一个命令解码器

发送和接收USB数据。该控制器具有四个

共享一个4 KB的FIFO空间实现最大的灵活性终点

和吞吐量，以及控制端点0 SX2有三个地址

引脚和一个可选的8位或16位数据总线进行命令和数据

输入或输出。

图4-1 。例如USB系统图

5.3引导方法

在上电时序，内部逻辑

SX2

检查

对于我的存在

2

EEPROM 。

[1,2]

如果它发现一个EEPROM ，

它引导掉EEPROM 。当EEPROM的存在是

检测到，则

SX2

检查第一个字节的值。如果第一个字节

被发现是一个0xC4的

SX2

加载接下来的两个字节进入

ifconfig和POLAR寄存器，分别。如果第四字节

也0xC4时，

SX2

列举了使用中的描述符

EEPROM ，然后发信号给外部主机时，枚举

完成后通过ENUMOK中断（见

●中断

系统

第3页） 。如果未检测到EEPROM的

SX2

依赖

对外部主的描述符。该描述符后

信息从外部主机接收，则

SX2

连接到USB ，并列举。

5.3.1 EEPROM组织

W INDOWS /美B C apable OST

在EEPROM的字节有效序列被显示在

下面的表格。

表5-1 。描述符长度设置为0×06 ：默认

列举

USB

C，能够

字节索引

美B C onnection

描述

0xC4

IFCONFIG

POLAR

0xC4

描述符长度（ LSB ） ： 0×06

描述符长度（ MSB）值：0x00

VID （ LSB ）

VID （MSB）

PID（ LSB）的

的PID （MSB）

DID （ LSB ）

DID （MSB）

0

1

2

Y按下

S X2

R A M / R 0 M

evice中c p ü

EEPROM

3

4

5

6

7

8

9

一个pplication

5.功能概述

5.1 USB信号传输速度

SX2

工作在二中定义的三种速率

万能

串行总线规范2.0修订版，

日期2000年4月27日：

■

■

10

11

表5-2 。描述符长度未设置为0×06

字节索引

0

1

2

3

4

5

6

7

8

0xC4

IFCONFIG

POLAR

0xC4

描述符长度（ LSB）的

描述符长度（ MSB

Descriptor[0]

Descriptor[1]

Descriptor[2]

描述

全速，为12兆比特/秒的信号的比特率

高的速度，以480位/秒的信号的比特率。

SX2

不支持的1.5兆比特/秒的低速信号传输速率。

5.2巴士

SX2

产品特点：

■

■

一个可选的8位或16位双向数据总线

地址总线，用于选择FIFO中或命令接口。

笔记

1.由于没有直接的方法来检测其EEPROM的类型（单或双地址）相连接，

SX2

使用EEPROM地址引脚A2 ，A1和A0至

确定是否发送出的地址中的一个或两个字节。单字节地址的EEPROM （ 24LC01等）应绑解决000字节和双字节

的EEPROM （ 24LC64等）应绑在解决001 。

2. SCL和SDA引脚必须上拉了这种检测方法能够正常工作，即使EEPROM未连接。典型的拉涨值是2.2K -10K

欧姆。

文件编号： 38-08013牧师*

第45 2

[+ ]反馈

CY7C68001

■

IFCONFIG ：

使用ifconfig字节包含的设置

IFCONFIG寄存器。使用ifconfig寄存器位定义

IFCONFIG寄存器0x01

第17页。如果外部主机

需要一个接口配置与默认值不同，

该接口可以通过这个字节被指定。

POLAR ：

极地字节包含FIFO标志的极性

引脚信号。极地寄存器位定义

POLAR

寄存器0x04

第18页。如果外部主机需要信号

极性不同于默认，极性可以被指定

通过这个字节。

描述：

的描述符的字节确定是否

SX2

负载

描述符从EEPROM 。如果该字节= 0xC4时，

SX2

加载开始的下一个字节的描述符。如果该字节不

不等于0xC4 ，则

SX2

等待从描述符信息

外部主。

描述符长度：

的描述符的长度是在接下来的

两个字节并表示该描述符中包含的长度

内的EEPROM中。长度被加载至少显著字节

（ LSB ），然后再最显著字节（ MSB ） 。

字节指数6开始描述符信息：

描述符

可以是一个最大的500个字节。

■

■

■

■

端点2 ：散出来，在高速模式下为512字节， 64字节

在全速模式

端点4 ：散装出，在高速模式下为512字节， 64字节

在全速模式

端点6 ：散装的，在高速模式下为512字节， 64字节

全速模式

端点8 ：散装的，在高速模式下为512字节， 64字节

全速模式。

■

■

整个默认描述符中列出

默认描述

on

本数据手册的第37页。

5.4中断系统

5.4.1建筑

该

SX2

提供指示到外部的输出信号

大师的

SX2

有一个中断条件，或该数据

从寄存器读取请求是可用的。该

SX2

有六

中断源： SETUP ， EP0BUF ，旗帜， ENUMOK ，

BUSACTIVITY ，并准备就绪。每个中断，可启用或

通过设置或清除在相应的位禁止

IntEnable寄存器。

当中断发生时， INT ＃引脚置，而

对应位设置中断状态字节。外部

主机通过频闪SLRD / SLOE读取中断状态字节。

这带来上的下部的中断状态字节

数据总线（FD [7： 0]）。读取中断状态字节automati-

美云清除中断。只有一个中断请求发生在

时间;该

SX2

缓冲多个挂起的中断。

如果外部主机发起的寄存器读请求时，该

SX2

缓冲区中断，直到外部主机已经阅读

数据。这就保证读出时序的开始之后，下一个

中断是从所接收的

SX2

表明，它对应

对应的数据是可用的。以下是本说明

IntEnable寄存器。

5.4.2 INTENABLE寄存器位定义

第7位：设置

如果中断使能，而

SX2

收到SETUP包

从USB主机，则

SX2

断言INT ＃引脚，并设置位7

在中断状态字节。这个中断只发生，如果安装

要求是不是一个对

SX2

自动处理。为

关于如何处理中断设置的完整详细信息，请参阅

端点0

在本数据手册的第8页。

■

■

5.3.2默认枚举

一个可选的默认描述符可以用来简化enumer-

通报BULLETIN 。只有供应商ID （ VID ） ，产品ID （ PID ）和设备ID

（DID）需要由加载

SX2

它枚举与该

默认设置。这个信息是无论是从一个EEPROM加载

在该情况下，当一个EEPROM的存在下（表

5-1)

is

检测，或外部主机可以简单地装载一个VID ， PID ，以及

DID当没有EEPROM存在。在此默认枚举，

该

SX2

使用内置的默认描述符（参照

默认

描述符

第37页） 。

如果从EEPROM加载的描述符的长度为6 ，

SX2

负载

一个VID ，PID和从EEPROM DID和枚举。该

VID ， PID ，并没有被装载LSB ，然后MSB 。例如，如果

的VID ，PID和DID是0x0547 ， 0x1002 ，而0×0001 ， respec-

疑心，然后这些字节应被存储为：

■

0x47, 0x05, 0x02, 0x10, 0x01, 0x00.

如果不存在EEPROM中，

SX2

等待外部主机

提供的描述符信息。要使用默认的描述符，

外部主机必须写入相应的寄存器（的0x30 ）

用描述符长度等于6，后加的VID ，PID和

DID 。请参阅

默认枚举

更进一步的信息，第8页

息如何在外部主机可以加载值。

默认描述符列举了以下端点：

文件编号： 38-08013牧师*

第45 3

[+ ]反馈

CY7C68001

第6位： EP0BUF

如果中断使能，并在端点0缓冲区变

提供给外部主机进行读或写操作，则

SX2

断言INT ＃引脚，并设置中断状态位6

字节。该中断可用于处理一个安装的数据相

请求。有关如何处理EP0BUF完整的详细信息

中断，参阅

端点0

在本数据手册的第8页。

第5位：旗

如果中断被允许，任何OUT端点FIFO的状态

从空不空的变化和不空为空，

该

SX2

断言INT ＃引脚，并设置中断状态位5

字节。这是另一种方式来监控OUT的状态

端点的FIFO ，而不是使用FLAGA - FLAGD销，并

可以用来指示已经接收到一个输出数据包时

从主机。

第2位： ENUMOK

如果中断使能和

SX2

收到

从USB主机SET_CONFIGURATION请求，所述

SX2

断言INT ＃引脚，并设置中断状态字节位2 。

这一事件标志着完成了

SX2

列举

流程。

位1 ： BUSACTIVITY

如果中断使能，而

SX2

检测或者缺席

活动或恢复USB总线上，该

SX2

断言

INT ＃引脚和台位1的中断状态字节。这通常

表示USB主机可以是悬浮剂或恢复或

一个自供电设备插入或拔出。如果

该

SX2

是总线供电，外部主机必须把

SX2

成检测USB后低功率模式下暂停状态

是USB兼容。

位0 ： READY

如果中断使能，位0的中断状态字节设置

当

SX2

已通电并进行自检。该

外部主机应该总是等待该中断之前尝试

读取或写入到

SX2,

除非外部EEPROM用

有效的描述符的存在。如果外部EEPROM具有有效

描述符存在，则ENUMOK中断发生，而不是

开机后就绪中断。 A准备就绪中断也

发生，如果

SX2

从低功耗模式下通过被唤醒

WAKEUP引脚。这READY中断指示

SX2

is

准备命令或数据。

5.4.3有资格就绪引脚上寄存器读

这是事实，所有中断被缓冲之后的命令读

请求已启动。但是，在极少数情况下，

可能有一种情况时，有一个待处理的中断

已，当由外部主机发起的读请求。

在这种情况下它是中断状态字节时输出的

外部主断言SLRD 。因此，存在一种条件，其中

中断状态字节的数据可能被误认为的结果

命令寄存器的读请求。为了解决这个问题

可能的竞争条件，首先映入眼帘的外部主机

必须做的越来越中断

SX2

被检查状态

就绪引脚。如果READY为低电平时的INT ＃是

置，即输出的数据时，外部主

选通SLRD是中断状态字节（而不是实际的数据

请求）。如果READY引脚为高电平的时候，当

中断置位，在选通SLRD的数据输出是

实际数据字节由外部主机请求。所以它是

重要的是，在准备就绪引脚的状态的时候被检查

在INT ＃被认定，以确定中断的原因。

5.5复位和唤醒

5.5.1 RESET

输入引脚（ RESET ＃ ）复位芯片。内部PLL stabi-

V后lizes

CC

已达到3.3V 。通常情况下，一个外部的RC

网络（ R = 100欧姆， C = 0.1

μF)

用于提供所述

RESET ＃信号。时钟必须在稳定的状态下，至少

200

μs

前RESET被释放。

5.5.2 USB复位

当

SX2

检测到USB总线上的USB复位条件，

SX2

处理它像任何其他枚举序列。这

指

SX2

再次枚举并断言ENUMOK

中断让外部主机知道它列举了。

外部主机将负责配置

SX2

对于该应用程序。外部主也应该检查

是否

SX2

为了调整列举在高或全速

在EPxPKTLENH / L寄存器的值相应。最后的初始

化的任务是为外部主机刷新所有的

SX2

FIFO中。

5.5.3唤醒

该

SX2

退出低功耗状态时的1以下

事件：

■

■

USB总线信号简历。该

SX2

断言BUSACTIVITY

中断。

外部主机可以唤醒引脚。该

SX2

断言

就绪中断

[3]

.

5.6端点RAM

5.6.1尺寸

■

■

控制端点： 64字节：1 × 64个字节（端点0 ） 。

FIFO的终点： 4096字节： 8× 512个字节（端点2 ，4，6 ，8） 。

组织

■

■

EP0 ，双向端点0 ， 64字节的缓冲区。

EP2， 4,6 ，8-八512字节的缓冲器，批量，中断或isoch-

ronous 。 EP2和EP6可以是双链，三链，或

四缓冲。 EP4和EP8只能是双缓冲。为

高速端点配置选项，请参阅

图8-1 。

on

第11页。

记

3.如果加载的描述设置为启用远程唤醒和主机确实允许远程唤醒一组要素，那么SX2逻辑进行恢复信号

后唤醒中断。

文件编号： 38-08013牧师*

第45 4

[+ ]反馈

CY7C68001

图5-1 。端点配置（高速模式）

P 0 IN & O u那样牛逼

64

64

64

64

64

64

摹RO ü P A

512

512

1024

512

512

摹RO ü P·C

512

1024

1024

EP2

EP2

512

512

EP2

1024

EP2

512

512

EP4

512

512

EP2

512

1024

1024

摹RO ü P B

512

512

1024

512

512

512

EP2

EP6

512

1024

1024

EP6

EP6

512

512

EP6

512

1024

512

EP8

512

512

EP8

512

EP8

512

1024

端点0是相同的每个配置，它作为

控制端点。为端点2，4 ，6和8中，参考

图8-1 。

第11页的端点2，4， 6和8可以是

通过配置的选择之一：

■

■

5.7.1建筑

该

SX2

从FIFO结构有八个512字节的块

端点RAM直接作为FIFO存储器，并

通过FIFO控制信号控制（ IFCLK ， CS ＃ ， SLRD ， SLWR ，

SLOE ， PKTEND和FIFOADR [2：0 ]）。

该

SX2

命令接口用于设置

SX2,

读

状态，负载描述和访问端点0的命令

接口都有其自己的READY信号为选通写，和一个

INT ＃信号来指示

SX2

有要读取的数据，或者

发生中断事件。命令接口的用途

相同的控制信号（ IFCLK ， CS ＃ ， SLRD ， SLWR ， SLOE和

FIFOADR [2：0 ]）作为FIFO接口，除了PKTEND 。

5.7.2控制信号

FIFOADDR线

该

SX2

具有用于选择任一所述三个地址引脚

的FIFO或命令接口。该地址对应于

下表。

表5-3 。 FIFO地址线设置

地址/选择

FIFO2

FIFO4

FIFO6

FIFO8

命令

版权所有

版权所有

版权所有

FIFOADR2 FIFOADR1 FIFOADR0

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

从A组和一个配置中的一个从B组

从C组的一个配置

EP2 ： 1024字节双缓冲， EP6 ： 512字节

四缓冲。

EP2 ： 512字节的双缓冲， EP4 ： 512字节

双缓冲， EP6 ： 512字节的双缓冲， EP8 ：512

字节双缓冲。

EP2 ： 1024字节四缓冲。

有些例子端点配置如下。

■

■

■

5.6.2默认端点内存配置

在上电复位，端点记忆被配置为

如下所示：

■

■

■

■

EP2 ：批量OUT ， 512字节/包，2个缓冲。

EP4 ：批量OUT ， 512字节/包，2个缓冲。

EP6 ：散装， 512字节/包，2个缓冲。

EP8 ：散装， 512字节/包，2个缓冲。

5.7外部接口

该

SX2

提供了两个接口，外部主机。

1.通过EP2， 4 ，6和8的数据流甲FIFO接口。

2，一种命令接口，该接口用于设置的

SX2,

读

状态，负载描述和访问端点0 。

文件编号： 38-08013牧师*

第45 5

[+ ]反馈

CY7C68001

EZ -USB

SX2

高速USB接口设备

1.0

EZ -USB

SX2

特点

2.0

应用

USB 2.0认证标准

- 在USB- IF集成商名单：测试ID号码

40000713

运行于高温（ 480 Mbps）的或满（ 12 Mbps）的速度

支持控制端点0 ：

- 用于处理USB设备请求

支持共享4-四个可配置的端点

KB的FIFO空间

- 端点2，4 ，6，8为应用程序特定的控制

与数据

标准8位或16位外部主机接口

- 无缝接口，以最标准的microproces-

理器的DSP ， ASIC和FPGA

- 同步或异步接口

集成的锁相环（ PLL ）

3.3V工作电压， 5V容限I / O的

56引脚SSOP和QFN封装

与大多数设备类规范符合

DSL调制解调器

ATA接口

内存卡读卡器

传统转换装置

相机

扫描仪

主页PNA

无线局域网

MP3播放器

联网

打印机

赛普拉斯网站的“参考设计”部分

为典型的USB应用的附加工具。每

参考设计都包含固件的源代码

代码和目标代码，原理图和文档。请参阅

赛普拉斯网站www.cypress.com 。

2.1

框图

SCL

I2C总线

调节器

（仅主机）

SDA

WAKEUP *

RESET＃

IFCLK *

24兆赫

XTAL

PLL

*读取，写入* ， OE * ， * PKTEND ， CS ＃

中断＃ ，准备

SX2内部逻辑

标志（ 3/4）

处理（3）

控制

VCC

1.5K

FIFO

数据

公共汽车

USB 2.0 XCVR

CY智能USB

FS / HS引擎

4 KB

FIFO

数据

8月16号位数据

DPLUS

DMINUS

图2-1 。框图

赛普拉斯半导体公司

文件编号： 38-08013牧师* E

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2004年7月13日

为

为

CY7C68001

2.2

介绍

3.3

引导方法

在EZ -USB

SX2

USB接口的设备被设计为工作

与任何外部主机，如标准的微处理器，

的DSP ，ASIC和FPGA来实现对USB 2.0的任何支持

外设的设计。

SX2

有一个内置的USB收发信机和

串行接口引擎（SIE ） ，以及一个命令解码器

用于发送和接收USB数据。该控制器具有四个

共享一个4KB的FIFO空间为最大灵活性的端点

相容性和吞吐量，以及控制端点0 。

SX2

有

三个地址引脚和一个可选择的8位或16位数据总线，用于

命令和数据的输入或输出。

2.3

系统框图

在上电序列，内部逻辑

SX2

检查一个我的存在

2

EEPROM 。

[1,2]

如果它发现

EEPROM ，它会开机关机的EEPROM 。当存在

当检测到EEPROM中，在

SX2

首先检查的价值

字节。如果第一个字节被发现是一个0xC4的

SX2

加载

接下来的两个字节到ifconfig和POLAR寄存器，

分别。如果第四字节也是0xC4 ，则

SX2

列举使用在EEPROM中的描述符，然后发信号

到外部主机在列举通过完成

ENUMOK中断（第3.4节） 。如果未检测到EEPROM ，

该

SX2

依赖于外部主机的描述符。一旦

该描述符信息从外部主机接收，

该

SX2

将连接到USB总线枚举。

3.3.1

EEPROM组织

在EEPROM的字节有效序列显示

下面

W indow S /美B C apable OST

表3-1 。描述符长度设置为0×06 ：

默认枚举

字节索引

USB

C，能够

描述

0xC4

IFCONFIG

POLAR

0xC4

描述符长度（ LSB ） ： 0×06

描述符长度（ MSB）值：0x00

VID （ LSB ）

VID （MSB）

PID（ LSB）的

的PID （MSB）

DID （ LSB ）

DID （MSB）

0

1

2

3

4

5

6

一个pplication

美B C onnection

Y按下

S X2

R A M / R 0 M

evice PU

EP R 0 M

7

8

9

10

11

图2-2 。例如USB系统图

3.0

3.1

功能概述

表3-2 。描述符长度未设置为0×06

USB信号传输速度

字节索引

0

1

2

3

4

5

6

7

8

0xC4

IFCONFIG

POLAR

0xC4

描述

SX2

工作在二中定义的三种速率

万能

串行总线规范2.0修订版，

日期2000年4月27日：

全速，以12兆比特/秒的信号比特率

高速， 480 Mb / s的信令比特率。

SX2

不支持的1.5低速信令速率

兆比特/秒。

描述符长度（ LSB）的

描述符长度（ MSB

Descriptor[0]

Descriptor[1]

Descriptor[2]

3.2

巴士

SX2

产品特点：

一个可选的8位或16位双向数据总线

地址总线用于选择FIFO或命令接口

脸上。

注意事项：

1.由于没有直接的方法来检测其EEPROM的类型（单或双地址）相连接，

SX2

采用EEPROM地址引脚A2 ， A1 ， A0和

来确定是否发送地址中的一个或两个字节。单字节地址的EEPROM （ 24LC01等）应绑解决000和双

字节的EEPROM （ 24LC64等）应绑在解决001 。

2. SCL和SDA引脚必须上拉了这种检测方法能够正常工作，即使EEPROM未连接。典型的上拉值是2.2K - 10K

欧姆。

文件编号： 38-08013牧师* E

第42 2

为

为

CY7C68001

0xC4 ：

这最初的字节告诉

SX2

这是一个有效的EE-

PROM的与配置信息。

IFCONFIG ：

使用ifconfig字节包含的设置

使用ifconfig寄存器。使用ifconfig寄存器位是否变形

并处罚金7.1节。如果外部主机需要IN-

terface配置与默认值不同，该接口

可以通过这个字节被指定。

POLAR ：

极地字节包含FIFO的极性

标志引脚信号。极地寄存器位定义

第7.3节。如果外部主机需要信号极性

与默认值不同的极性可以通过指定

这个字节。

描述：

的描述符的字节确定是否

SX2

加载EEPROM中的描述符。如果该字节= 0xC4 ，

该

SX2

将加载开始的下一个字节的描述符。

如果该字节不等于0xC4 ，则

SX2

将等待DE-

从外部主scriptor信息。

描述符长度：

的描述符的长度是在接下来的

两个字节并表示该描述符中包含的长度

内的EEPROM中。长度被加载至少显著

字节（ LSB ），然后再最显著字节（ MSB ） 。

7个字节开始的描述符信息：

该描述符可以

的最大长度为500字节。

3.3.2

默认枚举

3.4

3.4.1

中断系统

架构

该

SX2

提供指示的输出信号

外部主机的

SX2

有一个中断条件，或该

从寄存器中的数据读取请求可用。该

SX2

有

6个中断源： SETUP ， EP0BUF ，旗帜， ENUMOK ，

BUSACTIVITY ，并准备就绪。每个中断，可启用或

通过设置或清除在相应的位禁止

IntEnable寄存器。

当中断发生时， INT ＃引脚将被拉高，

对应的位将在中断状态字节来设定。

外部主机通过读取中断状态字节

频闪SLRD / SLOE 。这带来的中断状态字节

在数据总线的下部（FD [7： 0]）。读

中断状态字节自动清除中断。只

会发生一次一个中断请求;该

SX2

缓冲器

多个挂起的中断。

如果外部主机发起的寄存器读请求时，该

SX2

将缓冲中断，直到外部主机已经阅读

数据。这就保证了在读取后序列开始，

下一个从接收到该中断

SX2

将指示

对应的数据是可用的。下面是一个说明

这INTENABLE寄存器。

3.4.2

INTENABLE寄存器位定义

一个可选的默认描述符可以用来简化enumer-

通报BULLETIN 。只有供应商ID （ VID ） ，产品ID （ PID ） ，和设备

标识（ DID）需要由加载

SX2

它枚举与

此默认设置。这个信息是无论是从一个加载

的EEPROM的情况下，当一个EEPROM的存在

（表

3-1)

被检测到，或者外部主机可以简单地加载

一个VID ， PID ，并没有在没有EEPROM存在。在这

默认枚举时，

SX2

使用内置默认

描述符（参见第12.0节） 。

如果从EEPROM加载的描述符的长度为6 ，

SX2

将

加载的VID ，PID和从EEPROM DID和枚举。

该VID ， PID ，并没有被装载LSB ，然后MSB 。为

例如，如果该VID ，PID和DID是0x0547 ， 0x1002和

0×0001 ，分别接字节应被存储为：

0x47, 0x05, 0x02, 0x10, 0x01, 0x00.

如果不存在EEPROM中，

SX2

将等待外部主

提供的描述符信息。要使用默认

描述符，外部主机必须写入到相应的

寄存器（的0x30 ）配描述符的长度等于6，后加

VID ，PID和DID 。参见第4.2节以获取更多信息

关于如何在外部主机可以加载的值。

默认描述符列举四个端点作为上市

以下页面：

端点2 ：散出来，在高速模式下为512字节， 64

在全速模式字节

端点4 ：散装出，在高速模式下为512字节， 64

在全速模式字节

端点6 ：批量中，在高速模式下为512字节， 64个字节

在全速模式

端点8 ：批量中，在高速模式下为512字节， 64个字节

在全速模式。

整个默认描述符列在本节12.0

数据表。

文件编号： 38-08013牧师* E

第7位：设置

如果中断使能，而

SX2

接收到一个建立

从USB主机的数据包，则

SX2

断言INT ＃引脚和

套在中断状态字节位7 。这个中断只发生

如果建立请求是不是一个在

SX2

自动

处理。有关如何处理设置完整的详细信息

中断，请参见本数据手册的第5.0节。

第6位： EP0BUF

如果中断使能，并在端点0缓冲区变

提供给外部主机进行读或写操作，

该

SX2

断言INT ＃引脚，并设置在中断6位

状态字节。这个中断是用于处理数据相

的建立请求。有关如何处理完整的详细信息

EP0BUF中断，请参见本数据手册的第5.0节。

第5位：旗

如果中断被允许，任何OUT端点FIFO的状态

改变从空不空，

SX2

断言INT ＃

销和套在中断状态字节位5 。这是一

另一种方法来监视OUT端点的FIFO的状态

代替使用FLAGA - FLAGD引脚，并且可以用于

表明当一个OUT数据包已经收到来自

主机。

第2位： ENUMOK

如果中断使能和

SX2

收到

从USB主机SET_CONFIGURATION请求，所述

SX2

断言INT ＃引脚，并设置中断状态字节位2 。

这一事件标志着完成了

SX2

列举

流程。

位1 ： BUSACTIVITY

如果中断使能，而

SX2

无论是检测到的

缺乏或恢复活动的USB总线上的

SX2

断言INT ＃引脚，并设置中断状态字节位1 。

这通常表示USB主机或者是悬浮

第42 3

为

为

CY7C68001

或恢复，或自供电设备已插入

或拔出。如果

SX2

是总线供电，外部

主人必须把

SX2

成后的低功率模式

检测到USB挂起状态是USB兼容。

位0 ： READY

如果中断使能，位0的中断状态字节

设置时，

SX2

已通电并进行自检。

外部主机应该总是等待该中断

试图读取或写入之前

SX2,

除非将一个外部

EEPROM具有有效的描述符的存在。如果外部

EEPROM具有一个有效的描述符存在， ENUMOK

中断将发生就绪，而不是中断电源后

了。 A准备就绪中断也会如发生

SX2

被唤醒

从通过WAKEUP引脚的低功耗模式。这READY

中断指示

SX2

准备命令或数据。

虽然这是事实，所有中断将被缓冲一次

命令读取请求已经启动，在极少数条件

系统蒸发散，可能存在一种情况时，有一个挂起的

中断已，当通过所述发起读请求

外部主机。在这种情况下它是中断状态字节

当外部主机断言SLRD将被输出。所以，

一个条件存在那里的中断状态数据字节会

误认为是一个命令寄存器的结果读取请求。在

为了解决这个问题可能的竞争条件，第一件事情

即外部主机必须做的越来越中断

该

SX2

是检查就绪引脚的状态。如果READY

是低处的INT ＃被断言时，将数据，就可以

当外部主选通脉冲的SLRD是输出

中断状态字节（而不是请求的实际数据） 。如果

READY引脚为高电平时，当中断产生时，

在选通SLRD的数据输出是实际的数据字节

由外部主机请求。所以，重要的是在

就绪引脚的状态，当时的INT ＃是检查

置，以确定中断的原因。

RESET ＃信号。时钟必须在稳定的状态下，至少

200在我们面前的RESET被释放。

3.5.2

USB复位

当

SX2

检测到USB总线上的USB复位条件，

SX2

处理它像任何其他枚举序列。这

指

SX2

将重新枚举和断言

ENUMOK中断，让外部主机知道它有

列举。然后，外部主负责

CON连接guring的

SX2

对于该应用程序。外部主

还应该检查是否

SX2

列举在高速或全速

速度以调节EPxPKTLENH / L的寄存器值

因此。最后一个初始化任务是为外部

高手刷新所有的

SX2

FIFO中。

3.5.3

唤醒

该

SX2

退出低功耗状态时的1以下

事件：

USB总线信号简历。该

SX2

将断言BUSAC-

TIVITY中断。

外部主机可以唤醒引脚。该

SX2

将

断言就绪中断

[3]

.

3.6

3.6.1

端点RAM

SIZE

控制端点： 64字节：1 × 64个字节（端点0 ） 。

FIFO的终点： 4096字节： 8× 512字节（端点2,4

6, 8).

3.6.2

组织

EP0 ，双向端点0 ， 64字节的缓冲区。

3.5

3.5.1

复位和唤醒

RESET

输入引脚（ RESET ＃ ）复位芯片。内部PLL stabi-

V后lizes

CC

已达到3.3V 。通常情况下，一个外部的RC

网络（R = 100千欧姆，C = 0.1超滤）被用来提供

EP2 ，4- ，6- ，8-八512字节的缓冲器，批量，中断或异

异步的。 EP2和EP6可以是双链，三链，或

四缓冲。 EP4和EP8只能是双缓冲。

对于高速端点配置选项，请参阅

图3-1 。

注意：

3.如果加载的描述设置为启用远程唤醒和主机确实启用了一套功能远程唤醒，那么SX2逻辑将执行RESUME

后唤醒中断信号。

文件编号： 38-08013牧师* E

第42 4

为

为

CY7C68001

3.6.3

端点配置（高速模式）

P 0 IN & O u那样牛逼

64

64

64

64

64

64

摹RO ü P A

512

512

1024

512

512

摹RO ü P·C

512

1024

1024

EP2

EP2

512

512

EP2

1024

EP2

512

512

EP4

512

512

EP2

512

1024

1024

EP2

摹RO ü P B

512

512

1024

512

512

512

EP6

512

1024

1024

EP6

EP6

512

512

EP6

512

1024

512

EP8

512

512

EP8

512

EP8

512

1024

图3-1 。端点配置

端点0是相同的每个配置，它作为

控制端点。为端点2，4 ，6和8中，参考

图3-1 。

端点2，图4 ，图6和8可以通过配置

选择之一：

从A组和一个配置中的一个从B组

从C组的配置之一

有些例子端点配置如下。

EP2 ： 1024字节双缓冲， EP6 ： 512字节四核

缓冲。

EP2 ： 512字节的双缓冲， EP4 ： 512字节的双

缓冲， EP6 ： 512字节的双缓冲， EP8 ： 512字节

双缓冲。

EP2 ： 1024字节四缓冲。

3.6.4

默认端点内存配置

3.7.1

架构

该

SX2

从FIFO结构有八个512字节的块

端点RAM直接作为FIFO存储器和

通过FIFO控制信号控制（ IFCLK ， CS ＃ ， SLRD ，

SLWR ， SLOE ， PKTEND和FIFOADR [2：0 ]）。

该

SX2

命令接口用于设置

SX2,

读

状态，负载描述和访问端点0。

命令接口都有其自己的READY信号为选通信

写入和一个INT ＃信号，以表示该

SX2

有数据要

被读取，或已发生的中断事件。命令

接口采用相同的控制信号（ IFCLK ， CS ＃ ， SLRD ，

SLWR ， SLOE和FIFOADR [2：0 ]）作为FIFO接口，

除了PKTEND 。

3.7.2

控制信号的

3.7.2.1 FIFOADDR线

该

SX2

具有用于选择任一个地址引脚

所述的FIFO或命令接口。地址corre-

有反应见下表。

表3-3 。 FIFO地址线设置

地址/选择

FIFO2

FIFO4

FIFO6

FIFO8

命令

版权所有

版权所有

版权所有

FIFOADR2 FIFOADR1 FIFOADR0

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

在上电复位，端点记忆被配置为

如下所示：

EP2 ：批量OUT ， 512字节/包，2个缓冲。

EP4 ：批量OUT ， 512字节/包，2个缓冲。

EP6 ：散装， 512字节/包，2个缓冲。

EP8 ：散装， 512字节/包，2个缓冲。

3.7

外部接口

该

SX2

提供了两个接口，外部主机。

1.通过EP2， 4 ，6和8的数据流甲FIFO接口。

2，一种命令接口，该接口用于设置的

SX2,

读

状态，负载描述和访问端点0 。

文件编号： 38-08013牧师* E

第42 5

CY7C68001

CY7C68001

EZ -USB

SX2

高速USB接口设备

赛普拉斯半导体公司

文件编号： 38-08013牧师**

3901北一街

圣荷西

CA 95134 408-943-2600

修订后的2002年6月3日

CY7C68001

目录

1.0 EZ -USB SX2特点................................................................................................................五

1.1简介.....................................................................................................................................五

1.2产品特点...........................................................................................................................................五

1.3框图................................................................................................................................. 6

2.0应用程序............................................................................................................................... 7

2.1系统图.............................................................................................................................. 7

3.0功能概述.............................................................................................................. 7

3.1 USB信号传输速度..................................................................................................................... 7

3.2巴士............................................................................................................................................... 7

3.3引导方法.................................................................................................................................. 8

3.4中断系统............................................................................................................................. 8

3.5复位和唤醒........................................................................................................................ 9

3.6端点RAM ................................................................................................................................. 9

3.7外部接口.......................................................................................................................... 10

4.0 ENUMERATION ............................................................................................................................. 13

4.1标准枚举................................................................................................................. 13

4.2默认枚举..................................................................................................................... 14

5.0端点0 .................................................................................................................................. 14

6.0引脚分配...................................................................................................................... 15

6.1 56引脚SSOP .................................................................................................................................. 15

6.2 56引脚QFN ..................................................................................................................................... 16

6.3 CY7C68001引脚说明....................................................................................................... 16

7.0寄存器汇总.................................................................................................................. 19

7.1 IFCONFIG寄存器0x01 .............................................................................................................. 20

7.2 FLAGSAB / FLAGSCD寄存器0×02 / ×03 .......................................... ....................................... 20

7.3 POLAR寄存器0x04 ................................................................................................................... 21

7.4 REVID寄存器0x05 .................................................................................................................... 21

7.5 EPxCFG注册0x06-0x09 ....................................................................................................... 22

7.6 EPxPKTLENH / L寄存器0x0A至0x11的.......................................... .............................................. 22

7.7 EPxPFH / L寄存器0x12-0x19 .......................................... .................................................. ...... 23

7.8 EPxISOINPKTS寄存器0x1A的- 0x1D ............................................ ............................................ 24

7.9 EPxxFLAGS寄存器0X1E - 0x1F的............................................ .................................................. 24

7.10 INPKTEND / FLUSH寄存器0x20的............................................ .................................................. 24

7.11 USBFRAMEH / L寄存器0x2A ， 0x2B访问.......................................... ............................................ 24

7.12微帧寄存器0x2c上.............................................. .................................................. 24 ..

7.13 FNADDR注册0x2D .............................................................................................................. 24

7.14 INTENABLE注册0x2D ........................................................................................................ 24

7.15 IRQ寄存器0x2F ....................................................................................................................... 25

7.16 DESC注册的0x30 ................................................................................................................... 25

7.17 EP0BUF注册0X31 ............................................................................................................... 25

7.18设置寄存器0x32 ................................................................................................................. 25

7.19 EP0BC寄存器0x33 ................................................................................................................. 25

8.0绝对最大额定值.............................................. .................................................. 26

9.0工作条件........................................................................................................... 26

文件编号： 38-08013牧师**

第39 2

CY7C68001

10.0直流特性............................................................................................................. 26

11.0 AC电气特性.............................................. ....................................... 27

11.1 USB收发器......................................................................................................................... 27

11.2命令同步阅读.............................................. .................................................. 27

11.3命令同步写入.............................................. .................................................. 28

11.4命令异步读取.............................................. .................................................. 28

11.5命令异步写入.............................................. ................................................ 29

11.6 Slave FIFO同步读取............................................. .................................................. 29

11.7 Slave FIFO同步写入............................................. ..................................................三十

11.8 Slave FIFO异步读取............................................. ................................................. 31

11.9 Slave FIFO异步写............................................. .................................................. 31

11.10 Slave FIFO同步数据包结束频闪........................................... ............................ 32

11.11 Slave FIFO异步数据包结束频闪........................................... .......................... 32

11.12从属FIFO输出使能....................................................................................................... 33

11.13从属FIFO地址为标志/数据.......................................... ............................................... 33

11.14 Slave FIFO同步地址............................................. ............................................ 33

11.15 Slave FIFO异步地址............................................. ........................................... 33

12.0默认描述............................................................................................................ 34

13.0普通PCB布局指南............................................. ......................................... 36

14.0订货信息........................................................................................................ 37

15.0包图............................................................................................................... 37

15.1 56 -pin SSOP封装................................................................................................................. 37

15.2 56引脚QFN封装................................................................................................................... 38

16.0文档版本历史.............................................. ................................................ 39

图列表

图1-1 。框图.................................................................................................................... 6

图2-1 。例如USB系统框图.............................................. ........................................... 7

图3-1 。端点配置................................................ .................................................. 10

图6-1 。 CY7C68001 56引脚SSOP封装引脚分配........................................... .......................... 15

图6-2 。 CY7C68001 56引脚QFN分配............................................. ................................. 16

图11-1 。命令同步读时序图............................................. ............. 27

图11-2 。命令同步写入时序图............................................. ............. 28

图11-3 。命令读时序图.............................................. .................................... 28

图11-4 。命令写时序图.............................................. .................................... 29

图11-5 。 Slave FIFO同步读取时序图............................................ ............. 29

图11-6 。 Slave FIFO同步写时序图............................................ ............. 30

图11-7 。 Slave FIFO异步读时序图............................................ ........... 31

图11-8 。 Slave FIFO异步写操作时序图............................................ ........... 31

图11-9 。 Slave FIFO同步数据包结束选通脉冲时序图.................................. 32

图11-10 。 Slave FIFO异步数据包结束选通脉冲时序图.............................. 32

图11-11 。从FIFO输出使能时序图............................................ ................... 33

图11-12 。从FIFO地址为标志/数据时序图......................................... ......... 33

图11-13 。 Slave FIFO同步地址时序图............................................ ..... 33

图11-14 。 Slave FIFO异步地址时序图............................................ ... 33

图15-1 。 56引脚紧缩小型封装........................................... ............................. 37

图15-2 。 LF56 56引脚QFN封装............................................ ................................................. 38

文件编号： 38-08013牧师**

第39 3

CY7C68001

表格清单

表3-1 。地址表................................................................................................................... 11

表3-2 。命令地址字节............................................... .................................................. 12

表3-3 。命令数据字节一个.............................................. .................................................. 12

表3-4 。命令数据字节的二.............................................. .................................................. 12

表3-5 。命令地址写字节.............................................. .......................................... 13

表3-6 。命令数据写入一个字节............................................. .......................................... 13

表3-7 。命令数据写入字节两种............................................. .......................................... 13

表3-8 。命令地址读字节.............................................. ........................................... 13

表6-1 。 SX2引脚说明........................................................................................................ 16

表7-1 。 SX2注册摘要..................................................................................................... 19

表7-2 。 FIFO标志的4位编码...................................................................................................... 20

表7-3 。端点类型................................................................................................................... 22

表7-4 。端点缓冲............................................................................................................ 22

表7-5 。 PKTS位........................................................................................................................... 23

表7-6 。 EPxISOINPKTS .................................................................................................................. 24

表10-1 。直流特性.......................................................................................................... 26

表11-1 。命令同步读取参数与内部采购IFCLK .............. 27

表11-2 。命令同步读取外部信号源IFCLK .................................. 27

表11-3 。命令同步写入参数与内部采购IFCLK .............. 28

表11-4 。命令同步写入参数与外部信号源IFCLK .............. 28

表11-5 。命令读参数............................................... ........................................... 29

表11-6 。命令写入参数............................................... ........................................... 29

表11-7 。 Slave FIFO同步读取与内部采购IFCLK ............. 30个参数

表11-8 。 Slave FIFO同步读取与外部信号源IFCLK ................................. 30

表11-9 。与内部采购IFCLK ............. 30 Slave FIFO同步写入参数

表11-11 。 Slave FIFO异步读取参数............................................. ................. 31

表11-10 。与外部信号源IFCLK ........... 31 Slave FIFO同步写入参数

表11-12 。与内部采购IFCLK .......... 32 Slave FIFO异步写入参数

表11-13 。 Slave FIFO同步数据包结束频闪参数，

内部采购IFCLK ................................................................................................................... 32

表11-14 。 Slave FIFO同步数据包结束频闪参数，

外部来源IFCLK................................................................................................................... 32

表11-15 。 Slave FIFO异步数据包结束频闪参数....................................... 32

表11-16 。从FIFO输出使能参数............................................. .......................... 33

表11-17 。从FIFO地址为标志/数据参数.......................................... ................ 33

表11-18 。 Slave FIFO同步地址参数............................................. .............. 33

表11-19 。 Slave FIFO异步地址参数............................................. ........... 34

表14-1 。订购信息...................................................................................................... 37

文件编号： 38-08013牧师**

第39 4

CY7C68001

1.0

1.1

EZ -USB SX2特点

介绍

该SX2 USB接口设备的设计与任何外部大师，如标准微处理器，DSP ， ASIC的工作，

和FPGA使任何外设设计的USB 2.0支持。 SX2有一个内置的USB收发器和串行接口引擎，

随着用于发送和接收的USB数据的命令的解码器。该控制器具有四个端点和4的FIFO缓冲器，用于

最大的灵活性和吞吐量，以及控制端点0 SX2具有三个地址引脚和一个可选择的8位或16位的数据

总线命令和数据的输入或输出。

1.2

特点

USB 2.0兼容认证

运行于高温（ 480 Mbps）的或满（ 12 Mbps）的速度

支持共享一个4 -KB的FIFO空间四个可配置的端点：

- 端点2，4 ，6， 8，用于特定应用的控制和数据

标准8位或16位外部主机接口

- 无缝接口，以最标准的DSP微处理器， ASIC和FPGA

- 同步或异步接口

集成的锁相环（ PLL ）

3.3V工作电压

56引脚SSOP和QFN封装

与大多数设备类规范符合。

文件编号： 38-08013牧师**

第39 5

CY7C68001

EZ -USB

SX2

高速USB接口设备

1.0

EZ -USB

SX2

特点

2.0

应用

USB 2.0认证标准

- 在USB- IF集成商名单：测试ID号码

40000713

运行于高温（ 480 Mbps）的或满（ 12 Mbps）的速度

支持控制端点0 ：

- 用于处理USB设备请求

支持共享4-四个可配置的端点

KB的FIFO空间

- 端点2，4 ，6，8为应用程序特定的控制

与数据

标准8位或16位外部主机接口

- 无缝接口，以最标准的microproces-

理器的DSP ， ASIC和FPGA

- 同步或异步接口

集成的锁相环（ PLL ）

3.3V工作电压， 5V容限I / O的

56引脚SSOP和QFN封装

与大多数设备类规范符合

DSL调制解调器

ATA接口

内存卡读卡器

传统转换装置

相机

扫描仪

主页PNA

无线局域网

MP3播放器

联网

打印机

赛普拉斯网站的“参考设计”部分

为典型的USB应用的附加工具。每

参考设计都包含固件的源代码

代码和目标代码，原理图和文档。请参阅

赛普拉斯网站www.cypress.com 。

2.1

框图

SCL

I2C总线

调节器

（仅主机）

SDA

WAKEUP *

RESET＃

IFCLK *

24兆赫

XTAL

PLL

*读取，写入* ， OE * ， * PKTEND ， CS ＃

中断＃ ，准备

SX2内部逻辑

标志（ 3/4）

处理（3）

控制

VCC

1.5K

FIFO

数据

公共汽车

USB 2.0 XCVR

CY智能USB

FS / HS引擎

4 KB

FIFO

数据

8月16号位数据

DPLUS

DMINUS

图2-1 。框图

赛普拉斯半导体公司

文件编号： 38-08013牧师* E

3901北一街

圣荷西

CA 95134

408-943-2600

修订后的2004年7月13日

为

为

CY7C68001

2.2

介绍

3.3

引导方法

在EZ -USB

SX2

USB接口的设备被设计为工作

与任何外部主机，如标准的微处理器，

的DSP ，ASIC和FPGA来实现对USB 2.0的任何支持

外设的设计。

SX2

有一个内置的USB收发信机和

串行接口引擎（SIE ） ，以及一个命令解码器

用于发送和接收USB数据。该控制器具有四个

共享一个4KB的FIFO空间为最大灵活性的端点

相容性和吞吐量，以及控制端点0 。

SX2

有

三个地址引脚和一个可选择的8位或16位数据总线，用于

命令和数据的输入或输出。

2.3

系统框图

在上电序列，内部逻辑

SX2

检查一个我的存在

2

EEPROM 。

[1,2]

如果它发现

EEPROM ，它会开机关机的EEPROM 。当存在

当检测到EEPROM中，在

SX2

首先检查的价值

字节。如果第一个字节被发现是一个0xC4的

SX2

加载

接下来的两个字节到ifconfig和POLAR寄存器，

分别。如果第四字节也是0xC4 ，则

SX2

列举使用在EEPROM中的描述符，然后发信号

到外部主机在列举通过完成

ENUMOK中断（第3.4节） 。如果未检测到EEPROM ，

该

SX2

依赖于外部主机的描述符。一旦

该描述符信息从外部主机接收，

该

SX2

将连接到USB总线枚举。

3.3.1

EEPROM组织

在EEPROM的字节有效序列显示

下面

W indow S /美B C apable OST

表3-1 。描述符长度设置为0×06 ：

默认枚举

字节索引

USB

C，能够

描述

0xC4

IFCONFIG

POLAR

0xC4

描述符长度（ LSB ） ： 0×06

描述符长度（ MSB）值：0x00

VID （ LSB ）

VID （MSB）

PID（ LSB）的

的PID （MSB）

DID （ LSB ）

DID （MSB）

0

1

2

3

4

5

6

一个pplication

美B C onnection

Y按下

S X2

R A M / R 0 M

evice PU

EP R 0 M

7

8

9

10

11

图2-2 。例如USB系统图

3.0

3.1

功能概述

表3-2 。描述符长度未设置为0×06

USB信号传输速度

字节索引

0

1

2

3

4

5

6

7

8

0xC4

IFCONFIG

POLAR

0xC4

描述

SX2

工作在二中定义的三种速率

万能

串行总线规范2.0修订版，

日期2000年4月27日：

全速，以12兆比特/秒的信号比特率

高速， 480 Mb / s的信令比特率。

SX2

不支持的1.5低速信令速率

兆比特/秒。

描述符长度（ LSB）的

描述符长度（ MSB

Descriptor[0]

Descriptor[1]

Descriptor[2]

3.2

巴士

SX2

产品特点：

一个可选的8位或16位双向数据总线

地址总线用于选择FIFO或命令接口

脸上。

注意事项：

1.由于没有直接的方法来检测其EEPROM的类型（单或双地址）相连接，

SX2

采用EEPROM地址引脚A2 ， A1 ， A0和

来确定是否发送地址中的一个或两个字节。单字节地址的EEPROM （ 24LC01等）应绑解决000和双

字节的EEPROM （ 24LC64等）应绑在解决001 。

2. SCL和SDA引脚必须上拉了这种检测方法能够正常工作，即使EEPROM未连接。典型的上拉值是2.2K - 10K

欧姆。

文件编号： 38-08013牧师* E

第42 2

为

为

CY7C68001

0xC4 ：

这最初的字节告诉

SX2

这是一个有效的EE-

PROM的与配置信息。

IFCONFIG ：

使用ifconfig字节包含的设置

使用ifconfig寄存器。使用ifconfig寄存器位是否变形

并处罚金7.1节。如果外部主机需要IN-

terface配置与默认值不同，该接口

可以通过这个字节被指定。

POLAR ：

极地字节包含FIFO的极性

标志引脚信号。极地寄存器位定义

第7.3节。如果外部主机需要信号极性

与默认值不同的极性可以通过指定

这个字节。

描述：

的描述符的字节确定是否

SX2

加载EEPROM中的描述符。如果该字节= 0xC4 ，

该

SX2

将加载开始的下一个字节的描述符。

如果该字节不等于0xC4 ，则

SX2

将等待DE-

从外部主scriptor信息。

描述符长度：

的描述符的长度是在接下来的

两个字节并表示该描述符中包含的长度

内的EEPROM中。长度被加载至少显著

字节（ LSB ），然后再最显著字节（ MSB ） 。

7个字节开始的描述符信息：

该描述符可以

的最大长度为500字节。

3.3.2

默认枚举

3.4

3.4.1

中断系统

架构

该

SX2

提供指示的输出信号

外部主机的

SX2

有一个中断条件，或该

从寄存器中的数据读取请求可用。该

SX2

有

6个中断源： SETUP ， EP0BUF ，旗帜， ENUMOK ，

BUSACTIVITY ，并准备就绪。每个中断，可启用或

通过设置或清除在相应的位禁止

IntEnable寄存器。

当中断发生时， INT ＃引脚将被拉高，

对应的位将在中断状态字节来设定。

外部主机通过读取中断状态字节

频闪SLRD / SLOE 。这带来的中断状态字节

在数据总线的下部（FD [7： 0]）。读

中断状态字节自动清除中断。只

会发生一次一个中断请求;该

SX2

缓冲器

多个挂起的中断。

如果外部主机发起的寄存器读请求时，该

SX2

将缓冲中断，直到外部主机已经阅读

数据。这就保证了在读取后序列开始，

下一个从接收到该中断

SX2

将指示

对应的数据是可用的。下面是一个说明

这INTENABLE寄存器。

3.4.2

INTENABLE寄存器位定义

一个可选的默认描述符可以用来简化enumer-

通报BULLETIN 。只有供应商ID （ VID ） ，产品ID （ PID ） ，和设备

标识（ DID）需要由加载

SX2

它枚举与

此默认设置。这个信息是无论是从一个加载

的EEPROM的情况下，当一个EEPROM的存在

（表

3-1)

被检测到，或者外部主机可以简单地加载

一个VID ， PID ，并没有在没有EEPROM存在。在这

默认枚举时，

SX2

使用内置默认

描述符（参见第12.0节） 。

如果从EEPROM加载的描述符的长度为6 ，

SX2

将

加载的VID ，PID和从EEPROM DID和枚举。

该VID ， PID ，并没有被装载LSB ，然后MSB 。为

例如，如果该VID ，PID和DID是0x0547 ， 0x1002和

0×0001 ，分别接字节应被存储为：

0x47, 0x05, 0x02, 0x10, 0x01, 0x00.

如果不存在EEPROM中，

SX2

将等待外部主

提供的描述符信息。要使用默认

描述符，外部主机必须写入到相应的

寄存器（的0x30 ）配描述符的长度等于6，后加

VID ，PID和DID 。参见第4.2节以获取更多信息

关于如何在外部主机可以加载的值。

默认描述符列举四个端点作为上市

以下页面：

端点2 ：散出来，在高速模式下为512字节， 64

在全速模式字节

端点4 ：散装出，在高速模式下为512字节， 64

在全速模式字节

端点6 ：批量中，在高速模式下为512字节， 64个字节

在全速模式

端点8 ：批量中，在高速模式下为512字节， 64个字节

在全速模式。

整个默认描述符列在本节12.0

数据表。

文件编号： 38-08013牧师* E

第7位：设置

如果中断使能，而

SX2

接收到一个建立

从USB主机的数据包，则

SX2

断言INT ＃引脚和

套在中断状态字节位7 。这个中断只发生

如果建立请求是不是一个在

SX2

自动

处理。有关如何处理设置完整的详细信息

中断，请参见本数据手册的第5.0节。

第6位： EP0BUF

如果中断使能，并在端点0缓冲区变

提供给外部主机进行读或写操作，

该

SX2

断言INT ＃引脚，并设置在中断6位

状态字节。这个中断是用于处理数据相

的建立请求。有关如何处理完整的详细信息

EP0BUF中断，请参见本数据手册的第5.0节。

第5位：旗

如果中断被允许，任何OUT端点FIFO的状态

改变从空不空，

SX2

断言INT ＃

销和套在中断状态字节位5 。这是一

另一种方法来监视OUT端点的FIFO的状态

代替使用FLAGA - FLAGD引脚，并且可以用于

表明当一个OUT数据包已经收到来自

主机。

第2位： ENUMOK

如果中断使能和

SX2

收到

从USB主机SET_CONFIGURATION请求，所述

SX2

断言INT ＃引脚，并设置中断状态字节位2 。

这一事件标志着完成了

SX2

列举

流程。

位1 ： BUSACTIVITY

如果中断使能，而

SX2

无论是检测到的

缺乏或恢复活动的USB总线上的

SX2

断言INT ＃引脚，并设置中断状态字节位1 。

这通常表示USB主机或者是悬浮

第42 3

为

为

CY7C68001

或恢复，或自供电设备已插入

或拔出。如果

SX2

是总线供电，外部

主人必须把

SX2

成后的低功率模式

检测到USB挂起状态是USB兼容。

位0 ： READY

如果中断使能，位0的中断状态字节

设置时，

SX2

已通电并进行自检。

外部主机应该总是等待该中断

试图读取或写入之前

SX2,

除非将一个外部

EEPROM具有有效的描述符的存在。如果外部

EEPROM具有一个有效的描述符存在， ENUMOK

中断将发生就绪，而不是中断电源后

了。 A准备就绪中断也会如发生

SX2

被唤醒

从通过WAKEUP引脚的低功耗模式。这READY

中断指示

SX2

准备命令或数据。

虽然这是事实，所有中断将被缓冲一次

命令读取请求已经启动，在极少数条件

系统蒸发散，可能存在一种情况时，有一个挂起的

中断已，当通过所述发起读请求

外部主机。在这种情况下它是中断状态字节

当外部主机断言SLRD将被输出。所以，

一个条件存在那里的中断状态数据字节会

误认为是一个命令寄存器的结果读取请求。在

为了解决这个问题可能的竞争条件，第一件事情

即外部主机必须做的越来越中断

该

SX2

是检查就绪引脚的状态。如果READY

是低处的INT ＃被断言时，将数据，就可以

当外部主选通脉冲的SLRD是输出

中断状态字节（而不是请求的实际数据） 。如果

READY引脚为高电平时，当中断产生时，

在选通SLRD的数据输出是实际的数据字节

由外部主机请求。所以，重要的是在

就绪引脚的状态，当时的INT ＃是检查

置，以确定中断的原因。

RESET ＃信号。时钟必须在稳定的状态下，至少

200在我们面前的RESET被释放。

3.5.2

USB复位

当

SX2

检测到USB总线上的USB复位条件，

SX2

处理它像任何其他枚举序列。这

指

SX2

将重新枚举和断言

ENUMOK中断，让外部主机知道它有

列举。然后，外部主负责

CON连接guring的

SX2

对于该应用程序。外部主

还应该检查是否

SX2

列举在高速或全速

速度以调节EPxPKTLENH / L的寄存器值

因此。最后一个初始化任务是为外部

高手刷新所有的

SX2

FIFO中。

3.5.3

唤醒

该

SX2

退出低功耗状态时的1以下

事件：

USB总线信号简历。该

SX2

将断言BUSAC-

TIVITY中断。

外部主机可以唤醒引脚。该

SX2

将

断言就绪中断

[3]

.

3.6

3.6.1

端点RAM

SIZE

控制端点： 64字节：1 × 64个字节（端点0 ） 。

FIFO的终点： 4096字节： 8× 512字节（端点2,4

6, 8).

3.6.2

组织

EP0 ，双向端点0 ， 64字节的缓冲区。

3.5

3.5.1

复位和唤醒

RESET

输入引脚（ RESET ＃ ）复位芯片。内部PLL stabi-

V后lizes

CC

已达到3.3V 。通常情况下，一个外部的RC

网络（R = 100千欧姆，C = 0.1超滤）被用来提供

EP2 ，4- ，6- ，8-八512字节的缓冲器，批量，中断或异

异步的。 EP2和EP6可以是双链，三链，或

四缓冲。 EP4和EP8只能是双缓冲。

对于高速端点配置选项，请参阅

图3-1 。

注意：

3.如果加载的描述设置为启用远程唤醒和主机确实启用了一套功能远程唤醒，那么SX2逻辑将执行RESUME

后唤醒中断信号。

文件编号： 38-08013牧师* E

第42 4

为

为

CY7C68001

3.6.3

端点配置（高速模式）

P 0 IN & O u那样牛逼

64

64

64

64

64

64

摹RO ü P A

512

512

1024

512

512

摹RO ü P·C

512

1024

1024

EP2

EP2

512

512

EP2

1024

EP2

512

512

EP4

512

512

EP2

512

1024

1024

EP2

摹RO ü P B

512

512

1024

512

512

512

EP6

512

1024

1024

EP6

EP6

512

512

EP6

512

1024

512

EP8

512

512

EP8

512

EP8

512

1024

图3-1 。端点配置

端点0是相同的每个配置，它作为

控制端点。为端点2，4 ，6和8中，参考

图3-1 。

端点2，图4 ，图6和8可以通过配置

选择之一：

从A组和一个配置中的一个从B组

从C组的配置之一

有些例子端点配置如下。

EP2 ： 1024字节双缓冲， EP6 ： 512字节四核

缓冲。

EP2 ： 512字节的双缓冲， EP4 ： 512字节的双

缓冲， EP6 ： 512字节的双缓冲， EP8 ： 512字节

双缓冲。

EP2 ： 1024字节四缓冲。

3.6.4

默认端点内存配置

3.7.1

架构

该

SX2

从FIFO结构有八个512字节的块

端点RAM直接作为FIFO存储器和

通过FIFO控制信号控制（ IFCLK ， CS ＃ ， SLRD ，

SLWR ， SLOE ， PKTEND和FIFOADR [2：0 ]）。

该

SX2

命令接口用于设置

SX2,

读

状态，负载描述和访问端点0。

命令接口都有其自己的READY信号为选通信

写入和一个INT ＃信号，以表示该

SX2

有数据要

被读取，或已发生的中断事件。命令

接口采用相同的控制信号（ IFCLK ， CS ＃ ， SLRD ，

SLWR ， SLOE和FIFOADR [2：0 ]）作为FIFO接口，

除了PKTEND 。

3.7.2

控制信号的

3.7.2.1 FIFOADDR线

该

SX2

具有用于选择任一个地址引脚

所述的FIFO或命令接口。地址corre-

有反应见下表。

表3-3 。 FIFO地址线设置

地址/选择

FIFO2

FIFO4

FIFO6

FIFO8

命令

版权所有

版权所有

版权所有

FIFOADR2 FIFOADR1 FIFOADR0

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

在上电复位，端点记忆被配置为

如下所示：

EP2 ：批量OUT ， 512字节/包，2个缓冲。

EP4 ：批量OUT ， 512字节/包，2个缓冲。

EP6 ：散装， 512字节/包，2个缓冲。

EP8 ：散装， 512字节/包，2个缓冲。

3.7

外部接口

该

SX2

提供了两个接口，外部主机。

1.通过EP2， 4 ，6和8的数据流甲FIFO接口。

2，一种命令接口，该接口用于设置的

SX2,

读

状态，负载描述和访问端点0 。

文件编号： 38-08013牧师* E

第42 5