地址总线接口
当快闪存储器阵列是由32位用于
模式，有19条地址线，需要解决512
由32位存储器阵列KB 。地址引脚A0到A18
闪速存储器被连接到A29到的A11
微处理器。对于由16位模式， 20地址线
是必需的，地址引脚A- 1 （A减1） A18
被连接至A30到微处理器的A11 。
表4.地址总线接口
模式
32-bit
16-bit
中央处理器
A29 - A11
A30
A29 - A11
FL灰
A0 - A18
A- 1 （A减1针）
A0 - A18 （注）
启动时从闪存
闪速存储器和时处理的信号的定时
感器是兼容的至少56脉冲串频率
兆赫。在引导时，异步读操作，使用默认的
故障闪存的模式。该MPC56x
微处理器问世复位的顺序模式
有15个等待状态的默认设置，这符合所有
对于在异步单个接入的时序要求
的闪光时模式。
同步突发模式
要经过初始引导代码进入同步突发模式
执行中异步读取模式下，以下
是必需的步骤：
1.确保启动代码已经设定
到快闪存储器
2.启动系统和副本（影子）爆
模式配置代码到内部SRAM
3.退出MPC56x序列化方式通过修改
在ICTRL注册为10b ISCT_SER场
4.科模式改变的代码拷贝在
SRAM
5.程序Am29BDD160GB配置寄存器
6.程序MPC56x BR0注册突发模式
7.程序MPC56x OR0注册突发模式
8.将突发使能（ BE ）和（ BURST_EN ）的位
在MPC56x BBCMCR和SIUMCR寄存器
9.后的代码已被执行，返回到
在Flash中的代码
启用突发序列
以使脉冲串模式闪速存储器，所述
Am29BDD160GB闪存配置
寄存器写入的顺序如下
表6 。
表6. Am29BDD160GB配置寄存器
写定义
时钟
ADDR
数据
循环1
555h
AAH
周期2
2AAh
55h
周期3
555h
D0h
周期4
XX
WD
注：观察CPU和Flash之间的位顺序逆转。
要选择16位和32位模式下， WORD ＃引脚
必须连接到V
SS
或V
CC
分别。这是中建议
谁料，该A-1引脚闪存的是无论是
连接到V
CCQ
或V
SS
当该装置是在32位的
模式，以减少潜在的噪声注入到闪存。
控制总线接口
在CLK ， CE ＃ ， OE ＃ ， WE ＃和＃ ADV控制信号
从闪速存储器必须连接到CLK ，
CSX ＃ ， OE ＃ ， WE ＃和TS ＃微处理器。
表5.控制总线接口
中央处理器
CLK
CSX ＃ （注）
OE ＃
WE＃
TS ＃
WE0 ＃ （32位模式）的
WE0 ＃ （ 16位模式）
WE2 ＃ （ 16位模式）
FL灰
CLK
CE＃
OE ＃
WE＃
ADV ＃
WE＃
WE＃ （闪光灯1 ）
WE＃ （闪光灯2 ）
注意： CSX ＃可以是任意的MPC56x片选信号;
然而，如果马胃蝇蛆从闪存则CS0 ＃必须被使用。
总线操作和时序
配置复位之前
选择任一个闪速存储器具有32位数据总线
或与16位数据总线的两个闪速存储器，所述端口
在微处理器MPC56x BR0 Config-大小字段
uration注册必须分别设置为00或10 。
注： MPC56x使用字节地址，而AMD
Flash使用32位字的地址。引脚30:31不CON-
连接的。因此， CPU的地址A29被安装到闪存，A0
而不是CPU A31的。这将导致一个地址偏移由2左
位。
“ WD ”代表16位闪存配置寄
T E R 5 （E T） T I N G - 秒。 P L E A S E E X A M I N è钽B L E 1 I N吨 é
Am29BDD160GB数据表上的设备信息
公交车运营。
对于闪存配置寄存器的位设置
后启动时示于表7中。
2
接口摩托罗拉MPC56x微控制器AMD的Am29BDD160G闪存
