【接口摩托罗拉MPC56x微控制器AMD的Am29BDD160G闪存应用说明-XO \\ ????7K】,IC型号25267B,25267B PDF资料,25267B经销商,ic,电子元器件-51电子网

接口摩托罗拉MPC56x

微控制器AMD的

Am29BDD160G闪存

应用说明

-XO \\ ????

7KH IROORZLQJ GRFXPHQW UHIHUV WR 6SDQVLRQ PHPRU \\ SURGXFWV WKDW DUH QRZ RIIHUHG ê \\ ERWK $ GYDQFHG

0LFUR设备SNMP DQG ） XMLWVX ？ $ OWKRXJK WKH GRFXPHQW LV PDUNHG ZLWK WKH QDPH RI WKH FRPSDQ \\ WKDW RULJ ？

LQDOO \\ GHYHORSHG WKH VSHFLILFDWLRQ ？ WKHVH SURGXFWV ZLOO EH RIIHUHG WR FXVWRPHUV RI ERWK 0美元“ DQG

） XMLWVX ？

规格连续性

7KHUH LV QR FKDQJH WR WKLV GRFXPHQW DV UHVXOW RI RIIHULQJ WKH GHYLFH DV 6SDQVLRQ SURGXFW ？ $ Q \\

FKDQJHV WKDW KDYH EHHQ PDGH DUH WKH UHVXOW RI QRUPDO GRFXPHQWDWLRQ LPSURYHPHQWV DQG DUH QRWHG

LQ WKH GRFXPHQW UHYLVLRQ VXPPDU \\ ？ ZKHUH VXSSRUWHG ？） XWXUH URXWLQH UHYLVLRQV ZLOO RFFXU ZKHQ DSSUR ？

SULDWH ？ DQG FKDQJHV ZLOO EH QRWHG LQ UHYLVLRQ VXPPDU \\ ？

订购零件编号的连续性

0美元“ DQG ） XMLWVX FRQWLQXH WR VXSSRUW H [ LVWLQJ SDUW QXPEHUV EHJLQQLQJ ZLWK $ P' DQG 0 ％ 0' ？ 7R RUGHU

WKHVH SURGXFWV ？ SOHDVH XVH RQO \\ WKH 2UGHULQJ 3DUW 1XPEHUV OLVWHG LQ WKLV GRFXPHQW ？

欲了解更多信息

3OHDVH FRQWDFW \\ RXU ORFDO 0美元“ RU ） XMLWVX VDOHV RIILFH IRU DGGLWLRQDO LQIRUPDWLRQ DERXW 6SDQVLRQ

PHPRU \\ VROXWLRQV ？

公开号

25267

调整

修订

发行日期

2003年4月14日

接口摩托罗拉MPC56x微控制器

AMD的Am29BDD160G闪存

应用说明

介绍

本文介绍如何连接AMD的16

兆Am29BDD160GB闪存的

没有MPC56x系列摩托罗拉处理器

胶合逻辑。主题包括：两种接口选择，

同步模式使能序列，并且寄存器

配置闪存和处理器。

该Am29BDD160GB是16兆， 66 MHz的高

可以组织绩效爆闪灯或者

512 KB的32位或1兆16位的存储器阵列。如果

1M的BBY 16 - 咬我moryarr AY是2 CH 2 O SE N， 2

Am29BDD160G快闪存储器装置可以CON组

连接至所述处理器，以提供高达总共1兆

由闪存的32位。该Am29BDD160GB为特色的

Tures的包括： 2.5伏单电源供电，突发

模式下启动，并同时读/写

操作。

该MPC56x系列处理器是专为AD-

在汽车市场vanced应用程序和

目前有56的最大操作频率

兆赫。 MPC56x系列处理器工作在2.6-

伏电源在整个汽车温度

TURE范围和支持功能，如单个读或

写入和突发读取操作。

硬件复位

轰

RESET

＃引脚微处理器必须CON组

，连接到该RESET＃引脚闪存的复位

在unex-的MPC56x和Am29BDD160G设备

pected断电情况下为V

和V

电压下降，以保证闪光准备

以下任何系统复位读出的引导代码。

表2.重置接口

中央处理器

HRESET ＃

FL灰

RESET＃

数据总线接口

由于MPC56x处理器通常具有其数据

为了配置为最显著位到最低有效

斜面位和Am29BDD160G闪速存储器至少

显著位到最显著位，地址和

数据引脚的连接必须是位数逆转。在

的X32模式闪速存储器，所述microproces-的D0的

感器必须被连接到闪速存储器的D31 ，和

反之亦然。对于x16模式下，两个闪存设备中使用

在平行于静止提供32位宽数据和IN-

弄皱的内存大小。微处理器D0到

D15连接到高阶闪存D15至D0和

微处理器D16到D31被连接到低

为了闪光灯D15到D0 。

表3.数据总线接口

模式

32-bit

中央处理器

D0–D31

FL灰

D31–D0

（注）

D15–D0

1闪光

（注）

D15– D0

D16– D31

闪光2

（注）

电源要求

在处理器的内部逻辑需要2.6伏。

Flash可以2.3和2.75伏之间运行。一

2.6伏的电源可连接到V

和

路由到以下电源引脚的处理器上，

这是V

DDF

， QV

DDL

， NV

DLL

和KAPWR 。在V

和V

CCQ

闪存的引脚可以连接二

接连到V

销微处理器只要

的供给，以不超过5％之内调节

2.75 V最大的闪存可以处理。该

接地引脚V

和V

SSF

上微处理器引脚

可以直接连接到V

的闪速存储器。

表1.电源和接地接口

中央处理器

, V

DDF

， QV

DDL

， NV

DLL

KAPWR

, V

SSF

FL灰

, V

CCQ

D0–D15

16-bit

其中F1和F2分别表示一个16位的闪光装置（即2

闪光灯X16 = X32）。

注：观察CPU和Flash之间的位顺序逆转。

出版＃

25267

启：

Amendment/0

发行日期：

2003年4月14日

地址总线接口

当快闪存储器阵列是由32位用于

模式，有19条地址线，需要解决512

由32位存储器阵列KB 。地址引脚A0到A18

闪速存储器被连接到A29到的A11

微处理器。对于由16位模式， 20地址线

是必需的，地址引脚A- 1 （A减1） A18

被连接至A30到微处理器的A11 。

表4.地址总线接口

模式

32-bit

16-bit

中央处理器

A29 - A11

A30

A29 - A11

FL灰

A0 - A18

A- 1 （A减1针）

A0 - A18 （注）

启动时从闪存

闪速存储器和时处理的信号的定时

感器是兼容的至少56脉冲串频率

兆赫。在引导时，异步读操作，使用默认的

故障闪存的模式。该MPC56x

微处理器问世复位的顺序模式

有15个等待状态的默认设置，这符合所有

对于在异步单个接入的时序要求

的闪光时模式。

同步突发模式

要经过初始引导代码进入同步突发模式

执行中异步读取模式下，以下

是必需的步骤：

1.确保启动代码已经设定

到快闪存储器

2.启动系统和副本（影子）爆

模式配置代码到内部SRAM

3.退出MPC56x序列化方式通过修改

在ICTRL注册为10b ISCT_SER场

4.科模式改变的代码拷贝在

SRAM

5.程序Am29BDD160GB配置寄存器

6.程序MPC56x BR0注册突发模式

7.程序MPC56x OR0注册突发模式

8.将突发使能（ BE ）和（ BURST_EN ）的位

在MPC56x BBCMCR和SIUMCR寄存器

9.后的代码已被执行，返回到

在Flash中的代码

启用突发序列

以使脉冲串模式闪速存储器，所述

Am29BDD160GB闪存配置

寄存器写入的顺序如下

表6 。

表6. Am29BDD160GB配置寄存器

写定义

时钟

ADDR

数据

循环1

555h

AAH

周期2

2AAh

55h

周期3

555h

D0h

周期4

注：观察CPU和Flash之间的位顺序逆转。

要选择16位和32位模式下， WORD ＃引脚

必须连接到V

或V

分别。这是中建议

谁料，该A-1引脚闪存的是无论是

连接到V

CCQ

或V

当该装置是在32位的

模式，以减少潜在的噪声注入到闪存。

控制总线接口

在CLK ， CE ＃， OE ＃， WE ＃和＃ ADV控制信号

从闪速存储器必须连接到CLK ，

CSX ＃， OE ＃， WE ＃和TS ＃微处理器。

表5.控制总线接口

中央处理器

CLK

CSX ＃（注）

OE ＃

WE＃

TS ＃

WE0 ＃（32位模式）的

WE0 ＃（ 16位模式）

WE2 ＃（ 16位模式）

FL灰

CLK

CE＃

OE ＃

WE＃

ADV ＃

WE＃

WE＃（闪光灯1 ）

WE＃（闪光灯2 ）

注意： CSX ＃可以是任意的MPC56x片选信号;

然而，如果马胃蝇蛆从闪存则CS0 ＃必须被使用。

总线操作和时序

配置复位之前

选择任一个闪速存储器具有32位数据总线

或与16位数据总线的两个闪速存储器，所述端口

在微处理器MPC56x BR0 Config-大小字段

uration注册必须分别设置为00或10 。

注： MPC56x使用字节地址，而AMD

Flash使用32位字的地址。引脚30:31不CON-

连接的。因此， CPU的地址A29被安装到闪存，A0

而不是CPU A31的。这将导致一个地址偏移由2左

位。

“ WD ”代表16位闪存配置寄

T E R 5 （E T） T I N G - 秒。 P L E A S E E X A M I N è钽B L E 1 I N吨 é

Am29BDD160GB数据表上的设备信息

公交车运营。

对于闪存配置寄存器的位设置

后启动时示于表7中。

接口摩托罗拉MPC56x微控制器AMD的Am29BDD160G闪存

表7. Am29BDD160GB闪存配置寄存器

IAD3

IAD2

IAD1

IAD0

DOC

—

BL2

BL1

BL0

下面的参数需要在要修改

通过配置寄存器配置寄存器

写而嵌入式算法指令（亲

克或擦除操作）不活跃。在RM位必须

被设置为零，以使同步短脉冲串的操作。

位的BS和BL需要相应地设置为直链或

交错的脉冲串，并确定赛扬数

分别为每一阵克莱斯。需要的位定义

被修改如下：

IAD [3：0 ]

BL [ 2：0]

0同步。突发读取

1异步。读

0010B数据后4个上升沿有效。

时钟的下一个上升沿

0交错突发

1线性突发

确定连续爆裂的数量

周期：

001 = 8字节的突发

010 = 16字节的突发

011 = 32字节的突发

100 = 64字节的突发

111 =连拍

0000 = 2 CLK周期

0001 = 3 CLK周期

0010 = 4 CLK周期

0011 = 5 CLK周期

0100 = 6 CLK周期

0101 = 7 CLK周期

0110 = 8 CLK周期

0111 = 9 CLK周期

例如，假设一个控制器处于连续

线性突发与突发初始接入时延（从

的5个时钟周期和随后的闪光透视）

1个时钟周期的突发的访问。还以为爆

开始从时钟上升沿和IND / WAIT ＃

在延迟期间输出有效。配置

寄存器设定示于表8 。

IAD [3：0 ]

接口摩托罗拉MPC56x微控制器AMD的Am29BDD160G闪存

表8. Am29BDD160GB闪存配置寄存器

IAD3

IAD2

IAD1

IAD0

DOC

—

BL2

BL1

BL0

该MPC56x产生15个等待状态默认为EI型

THER读的随机存取或脉冲串的初始读取

访问。类似地， Am29BDD160G具有默认

9个时钟周期的初始突发访问延迟。这

意味着两个MPC56x内存控制器OP-

灰寄存器（ ORX [ 24-27 ] ）和AM20BDD160G

配置寄存器（ IAD [3： 0]），必须进行修改，以

确保正确的操作。重要的是要注意，这里

该MPC56x的等待状态数可以不同于

时钟周期包括所述突发的初始数

访问延迟。所述第一等待状态（时钟周期）的

MPC56x是CLK周期穿的地址

总线，然后用两个下降沿锁存它

CLK和ADV ＃。然而，在第一时钟周期的

突发初始接入时延是无论是时钟

之后ADV ＃断言或上升的第一个有效时钟边沿

进阶＃边缘。图1所示为突发的图形Ini-

TiAl基访问延迟。突发初始接入时延是

定义为CLK周期必须经过的数

从后ADV ＃断言的第一个有效时钟沿（或

突发初始访问延迟

ADV ＃），直到第一个有效CLK的边缘的上升沿

当该数据是有效的。表1给出了一个故障

配置寄存器设置和相应

荷兰国际集团的初始突发访问延迟。

图1和表1中的数值适用于大多数的

应用程序，并具有下列操作

条件。

- 突发的初始接入，始于CLK的上升沿

之后ADV ＃断言边缘。

- 配置寄存器6设置为1 （CR [6] = 1）。

瑞星CLK突发启动和数据输出

边缘。

随着这些工作条件适用于表1和

表1中，存在着一周期（等待状态）差BE-

吐温闪存和控制器，与所述控制器

作为一个周期更大。

CLK

ADV

A18-

DQ31-DQ0

3 CLK

周期

突发初始访问延迟

有效

图1 。

突发初始访问延迟

接口摩托罗拉MPC56x微控制器AMD的Am29BDD160G闪存