位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第67页 > KAB02D100M-TNGP > KAB02D100M-TNGP PDF资料 > KAB02D100M-TNGP PDF资料1第16页
KAB0xD100M - TxGP
SEC只
MCP内存
注意事项：
1. L = V
IL
（低） ，H = V
IH
（高） ，V
ID
= 8.5V 12.5V ，D
IN
=数据输入，D
OUT
=数据输出，X =无关。
2. WP / ACC和RESET引脚被置在Vcc
R
±
0.3 V或Vss
±
0.3 V在待机模式。
3.地址必须由块地址（ A12 - A21 ）的。
块保护和撤消操作可以通过编程设备也可以实现。
请参阅"Block组保护和Unprotection" 。
4.如果WP / ACC
=
V
白细胞介素，
最外边的两个引导块被保护。如果WP / ACC
=
V
IH ，
最外边的两个引导块保护取决于这些
使用"Block组保护和Unprotection"描述的方法块上次受保护或不受保护的。如果WP / ACC
=
V
HH
，所有的块
将暂时不受保护。
表9. NAND Flash的操作表
CLE
H
L
H
L
L
L
X
X
X
X
X
ALE
L
H
L
H
L
L
X
X
X
X
(1)
X
CE
R
L
L
L
L
L
L
X
X
X
X
H
H
X
X
X
X
X
H
X
X
X
X
WE
RE
H
H
H
H
H
WP
X
X
H
H
H
X
X
H
H
L
0V/Vcc
F
(2)
读取模式
模式
命令输入
地址输入（ 3clock ）
命令输入
地址输入（ 3clock ）
写模式
数据输入
数据输出
在读（忙）
在项目（忙）
在擦除（忙）
写保护
待用
注意：
1. X可以是V
IL
或V
IH 。
2. WP应该偏向于CMOS的高或低的CMOS备用。
表10. UtRAM操作表
CSU
H
X
1)
L
L
L
L
L
L
L
L
L
1， X = V
IL
或V
IH
ZZ
H
L
H
H
H
H
H
H
H
H
H
OE
X
1)
X
1)
X
1)
H
H
L
L
L
X
1)
X
1)
X
1)
WE
X
1)
X
1)
X
1)
H
H
H
H
H
L
L
L
LB
X
1)
X
1)
H
L
X
1)
L
H
L
L
H
L
UB
X
1)
X
1)
H
X
1)
L
H
L
L
H
L
L
I / O
0~7
高-Z
高-Z
高-Z
高-Z
高-Z
DOUT
高-Z
DOUT
DIN
高-Z
DIN
I / O
8~15
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
DOUT
DOUT
高-Z
DIN
DIN
模式
取消
取消
取消
输出禁用
输出禁用
低字节读
高字节读
字读
低字节写入
高字节写
字写
动力
待机
深层动力
待机
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
- 16 -
修订1.11
2003年8月
