快速以太网AC时序特定网络阳离子
表14. PCI时序规范（续）
NUM
P6
P7
P8
P9
P10
P11
P12
1
特征
PCI信号（ 0 - 66兆赫） - 输出保持（T
DH
)
PCI信号（ 0 - 66兆赫） - 输入保持（T
IH
)
PCI REQ / GNT （ 33
＆ LT ;
PCI
≤
66MHZ ） - 输出有效（T
DV
)
PCI REQ / GNT （ 0
＆ LT ;
PCI
≤
为33MHz ） - 输出有效（T
DV
)
PCI REQ / GNT （ 33
＆ LT ;
PCI
≤
66MHZ ） - 输入设置（T
IS
)
PCI REQ （ 0
＆ LT ;
PCI
≤
33MHz的） - 输入设置（T
IS
)
PCI GNT （ 0
＆ LT ;
PCI
≤
33MHz的） - 输入设置（T
IS
)
民
0
0
—
—
—
12
10
最大
—
—
6
12
5
—
—
单位
ns
ns
ns
ns
ns
ns
ns
笔记
4
5
6
注意事项：
请参见2.2.6节，关于设定PCI时钟频率“复位引脚配置， ”以获取更多信息。还
具体的指引可能需要运行下面的某些频率的PLL系统时，应遵循。
2
最大循环速率由CLKIN和用户如何配置了系统PLL来确定。
3
定义为所有PCI汇流排信号的信号。不包括PTP（点 - 点）的信号。
4
PCI 2.2规范不要求输出的保持时间。虽然MCF547X可以提供保持微量，它
不需要任何保证。
5
PCI 2.2规范要求的零输入保持。
6
这些信号在PTP（点 - 点）在PCI 2.2规范中定义。
P1
CLKIN
P4
P6
产量
有效/保持
输出有效
P2
输入
建立/保持
输入有效
P7
图13. PCI时序
11
快速以太网AC时序特定网络阳离子
11.1 MII / 7线接口时序规格
以下时序规格定义在芯片的I / O引脚，必须进行适当的转换到达
在时序规格/约束的EMAC_10_100 I / O信号。
下面的定时特性同时满足MII和7线式的接口的要求的范围内
收发器设备。如果该接口可以与一特定收发器装置中使用的定时特性可
被改变以符合特定的收发信机。
MCF547x集成的微处理器的电气特性，第2版
18
飞思卡尔半导体公司
