位置：首页 > IC型号导航 > 首字符G型号页 > 首字符G的型号第75页 > GS882Z36B-100I > GS882Z36B-100I PDF资料 > GS882Z36B-100I PDF资料2第12页
初步
.
GS882Z18/36B-11/100/80/66
突发计数器序列
线性突发序列
A[1:0] A[1:0] A[1:0] A[1:0]
第一个地址
第二个地址
3地址
第四地址
00
01
10
11
01
10
11
00
10
11
00
01
11
00
01
10
第一个地址
第二个地址
3地址
第四地址
I
nterleaved突发序列
A[1:0] A[1:0] A[1:0] A[1:0]
00
01
10
11
01
00
11
10
10
11
00
01
11
10
01
00
BPR 1999年5月18日
注：突发柜台换到初始五号时钟状态。
注：突发柜台换到初始五号时钟状态。
睡眠模式
在正常操作期间，ZZ必须拉低，通过用户或通过其内部下拉电阻。当ZZ被拉高，
经过2个周期的SRAM将进入功耗休眠模式。此时， SRAM的内部状态被保存。当ZZ返回
低， SRAM 2个周期后的唤醒时间正常工作。
睡眠模式是一种低电流，其中，所述装置被取消和电流掉电模式减少到我
SB
2.所述的持续时间
睡眠模式是通过的时间长度的ZZ是高状态所决定的。进入休眠模式后，除ZZ所有输入变得
残疾人和所有输出到高阻的ZZ引脚是异步的，积极的高投入，导致设备进入睡眠模式。
当ZZ引脚驱动为高电平，我
SB
2 ，保证时间tZZI满足之后。因为ZZ是一个异步输入，以待
正在进行中的操作或操作可能不会，如果ZZ是断言正确完成。因此，睡眠模式下不能启动
直到有效的未决操作完成。同样，当tZZR在退出休眠模式，只有取消或读取命令
可当SRAM是从休眠模式中恢复应用。
睡眠模式时序图
CK
ZZ
tZZS
~ ~
~ ~
tZZR
睡觉
tZZH
设计为兼容
GSI的NBT SRAM的为用户提供流之间的配置选择通过模式和管道模式，通过发现FT信号
在凹凸5R 。并非所有的厂商都提供了此选项，但大多数标志凹凸5R为V
DD
或V
DDQ
流水线上的零件和V
SS
在流
通过零部件。 GSI NBT SRAM是这些插槽完全兼容。
ByteSafe 奇偶功能
在X32 / X16模式下，该功能的RAM奇偶校验编码和校验功能。假设在RAM在的X32 / x16的使用
模式，因为没有源，用于从系统校验位。所以，在X32 / X16模式下，设备会产生奇偶校验，并将其存储
随着写入的数据。它也被认为是没有设施为奇偶校验，所以RAM的支票读取奇偶性，并报告一
下面奇偶校验的循环错误。在X32 / x16模式下的设备没有驱动的第九个数据输出，即使内部
ByteSafe奇偶编码已被激活。一个ByteSafe SRAM ，在X32 / X16模式中使用，让数据的奇偶校验保护
应用奇偶校验编码或检查有没有其他方式使用。由于在检查读奇偶任何系统中，读出非
冯： 1.15 6/2001
12/34
1998 ，千兆半导体公司
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com
