集成
电路
系统公司
ICS8735-21
700MH
Z
, D
。微分
-
TO
-3.3V LVPECL
Z
ERO
D
ELAY
C
LOCK
G
enerator
测试条件
最低
V
CCO
- 1.4
V
CCO
- 2.0
0.6
典型
最大
V
CCO
- 1.0
V
CCO
- 1.7
0.9
单位
V
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OH
V
OL
V
摇摆
参数
输出高电压;注1
输出低电压;注1
峰至峰输出电压摆幅
注1 ：输出端接50
到V
CCO
- 2V.
T
ABLE
5. I
NPUT
F
Characteristic低频
C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
IN
参数
输入频率
CLK ， NCLK
测试条件
PLL_SEL = 1
PLL_SEL = 0
最低
31.25
典型
最大
700
700
单位
兆赫
兆赫
T
ABLE
6. AC - C
极特
,
V
CC
= V
CCA
= V
CCO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
最大
t
PD
TSK （ O）
t
()
t
JIT （ CC ）
t
JIT （
θ)
t
L
t
R
t
F
参数
输出频率
传播延迟;注1
输出偏斜;注4 ， 5
静态相位偏移;注2： 5
周期到周期抖动;注5 ，第6
相位抖动;注3，第5 ，第6
PLL锁定时间
输出上升时间
输出下降时间
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
300
300
PLL_SEL = 0V
f
≤
700MHz
PLL_SEL = 0V
PLL_SEL = 3.3V
3.0
测试条件
最低
典型
最大
700
4.2
20
150
25
±50
1
700
700
单位
兆赫
ns
ps
ps
ps
ps
ms
ps
ps
%
-50
50
ODC
输出占空比
47
53
在f测量所有参数
最大
除非另有说明。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输入的参考时钟，并且平均反馈输入信号之间的时间差，
当PLL处于锁定状态，并输入参考频率是稳定的。
注3 ：相位抖动依赖于所使用的输入源。
注4 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注5 ：此参数定义符合JEDEC标准65 。
注6 ：特点为622MHz的VCO频率。
8735AM-21
www.icst.com/products/hiperclocks.html
5
REV 。 2003年10月27日
